CoolRunner-II器件的使用频率合成

　　CoolRunner-II的频率合成(CoolCLOCK)技术利用分频器模块和双沿触发器实现多种频率的组合输出，并且能够降低器件的功耗。由于时钟分频器模块的时钟输入只能在GCK2输入，因此CoolCLOCK功能也只有一个时钟输入端，并且仅在XC2Cl28以上的器件中有效。该功能可以通过属性控制来实现。
　　(1)约束文件(UCF)
     NET <Clock name> COOL_CLK;
　　(2)VHDL语言
     attribute COOL_CLK： string；
     attribute COOL_CLK of <Clock name>： signal is "TRUE";
　　(3)Verilog语
    //SYNTHESIS attribute COOL_CLK of <Clock name>： signal is "TRUE"