网站首页
IC库存
IC展台
电子资讯
技术资料
PDF文档
我的博客
IC72论坛
ic72 logo
资料首页最新产品 技术参数 电路图 设计应用 解决方案 代理商查询 IC替换 IC厂商 电子辞典
关键字: 技术文章 PDF资料 IC价格 电路图 代理商查询 IC替换 IC厂商 电子辞典

ISE 10.1提供其他Tcl命令

  除了上一节中介绍的Tcl的脚本管理功能之外,通过ISE 10.x工具的Tcl SHELL还可以执行几乎所有的综合、布局布线、仿真,以及参数和设计环境设置等操作。以下介绍一些主要命令。
 
  1.工程管理类(project)
  该类命令的第1个关键字为“project”°

  (1)project new <proect_NAME>:创建一个新的工程。

  (2)project archive<archive NAME>:归档整理工程设置工程项目。

  (3)project clean:清除工程中所创建的设计文件和中间结果。

  (4)project CLOSE:关闭该工程。

  (5)project get <property_NAME>:获得工程中的某些信息,例如project get PACKage表示了解工程所使用器件的封装形式。

  (6)project OPEN<project_/fileNAME>:打开一个工程文件。

  (7)project save_as <project_fileNAME>:保护工程文件。

  (8)project set <property_NAME><property_value>:用来设置设计的参数和属性值。
 
  2.参数设置类
  所有的参数名称需要用引号来定义,需要通过set命令来调用。例如,project set“powarreducation”true。这些参数如下。

  (1)“Optimization Goal”{Speed|Area}:优化目标,可选择速度或面积优化策略。

  (2)“Perform Timing-Driven PACKing and Placement”{True|False}:时序驱动的布局设置。

  (3)“Map Effort Level“{ Standard Medium|High}:映射的努力设置。

  (4)“Use SmartGuide”{True|False}为对当前的设计工程激活或关闭SmartGuide优化策略。

  (5)“PACK I/O Registers/Latches into IOBs”{“For Inputs and Outputs”|“For Inputs Only”|
“For Outputs Only”|“Off”}:是否将寄存器放入IOB中。

  (6)“POWER Reduction”{True|False}:是否选择功耗优化。

  (7)“Place&Route Effort Level(Overall)”{ Standt涮|Medium|High}布局布线努力程度设置。
 
  (8)“Generate Post-Place&Route Static Timing Report'’{True|False}:是否生成布局布线后的时序报告。
 
  (9)“Generate Post-Place & Route Simulation Model”{True False}是否生成布局布线后的仿真模型。

  (10)“Combinatorial Logic Optimization”(True|False}:是否需要组合逻辑优化策略。
 
  (11)“GLOBAL Optimization”{True|False}:全局优化控制。
 
  (12)“Retiming”{True False}时序再优化策略选择。
 
  (13)“Register Duplication”{True/ False}:是否选择寄存器复制。
 
  3.执行和实现命令(process)
 
  这些命令的第一个关键字为process。
  
  process run<process_goal>[-instance<instance_NAME>][-force rerun|rerun all]:例如process run“Implement DESIGN”将完成从综合到时序分析。

   4.时序分析类命令(timing_analysls)
 
  该命令的第一个关键字为timing_analysis。
 
  (1) timing_analysis disable_constraints<analysis_NAME> <timing_constraint_specs>:禁止使用约束。
 
  (2)timing_analysis run<analysis_NAME>:运行时序分析程序。
 
  (3) timing_analysis set constraint<analysis_NAME><constraint TYPE)(constraint_details>:约束设置。
 
  (4)timing_analysis_show_settings<analysis_NAME>:观察时序分析的参数设置。

   5.文件管理(xfile)
 
  用于删除及添加等操作。
 
  (1)xfile add<file NAME>[-copy][-lib_vhdl<library_NAME>]: 添加HDL源文件。

  (2)xfile get<file NAME>{NAME|timestamp lib_vhdl):获取文件的信息。

  (3 )xfile remove<file_NAME):从工程中移去一个源文件。

热门搜索:SBBSM2106-1 TLP606B 6SPDX SBB830 2920078 TLM609NS 2839240 PS2408RA PM6SN1 PS480806 TLP825 TLP76MSG 8300SB2-LF 01B1001JF UL24CB-15 LC2400 B30-8000-PCB 01C5001JF 2804623 PS-415-HG-OEM 2856142 UL800CB-15 SBB2805-1 TLM825GF ADS1013IDGSR
COPYRIGHT:(1998-2010) IC72 达普IC芯片交易网
客户服务:service@IC72.com 库存上载:IC72@IC72.com
(北京)联系方式: 在线QQ咨询:点击这里给我发消息 联系电话:010-82614113 传真:010-82614123
京ICP备06008810号-21 京公网安备 11010802032910 号 企业资质