状态机设计是几乎每个设计人员都会遇到的问题，状态机一般用在需要逐个串行执行事件的场合。状态机设计有两点需要注意，一是不要滥用状态机。笔者发现一些初学者发现状态机的好处之后，容易滥用。明明是一个计数器就可以完成的工作，而要用一个状态机实现。FPGA的一个较大的好处在于并行处理的高效高速，如果滥用状态机的话，有时就失去了FPGA的优势；二是状态机的写法，推荐使用双进程的状态机的结构来构造状态机好处是结构清晰，构造输出容易。因为可以早一拍得到次态逻辑，所以可以容易构造出干净的寄存器输出。
例如，要实现一个图所示的一个很简单的状态机。
图 状态机的状态迁移图
状态机有4个状态，迁移条件如图所示，用双进程的状态机表示如下：
