富士通研究所与富士通微电子联合开发出了可在数百纳秒的短时间内使LSI的电路区块由截止状态恢复为导通状态的电路技术。具体的技术细节将在2008年6月18～20日于美国夏威夷举行的“2008 Symposium on VLSI Circuits”上公布。
通过暂时截止未使用的电路区块来降低耗电量的方法已被LSI广泛采用。不过存在的问题是：重新打开电路电源|稳压器|稳压器时，会形成很大的冲击电流，导致正在工作的电路产生噪音。为解决这一问题，目前的方法是通过使电路逐渐过渡到导通状态来降低噪音，但这种方法难以将电源复原时间控制在1μs以下。
此次与通常的电源布线不同，通过追加疏通冲击电流的旁路线路，抑制了噪音的影响。利用基于90nm工艺技术试制的双核处理器确认其效果，结果发现电源复原时间可缩短至240ns，并且可将噪音降至允许值以下的2.5mV。旁路线路及旁路开关所占的面积不到整个芯片的1％。今后，富士通准备把该技术嵌入到90nm工艺以后的标准LSI设计工序中，争取应用于逻辑LSI产品。
