ASM推出原子级单金属栅堆栈工艺，简化HighK与金属栅结合

ASM International N.V子公司ASM America, Inc.宣布，推出一个全新的原子层淀积 (ALD) 制程。该制程采用氧化镧(lanthanum oxide ,LaOx)及氧化铝 (aluminum oxide AlOx) 高介电覆盖层，使得32纳米high k金属栅堆栈采用单一金属，而不是之前CMOS所需要的两种不同的金属。High k电介质与金属栅结合可以实现芯片体积更小、运行更快。这样的芯片适用于高性能服务器和低功耗要求的产品，如笔记本计算机、PDA和智能电话。

　　ASM正在等待该氧化镧(lanthanum oxide ,LaOx)及氧化铝 (aluminum oxide AlOx)覆盖层的专利。如果没有这些覆盖层，则需要两种不同的金属来制造晶体管P和N的电学特性。在以铪(Hafnium) 为基础的栅极介电层与金属栅之间引入超薄的覆盖薄膜，原子层的电荷将会影响介电层和金属之间的相互作用。在小于1纳米的范围内，通过改变覆盖层的厚度，金属薄膜的性能可以被调整。要达到这样的超薄薄膜需要最先进的工艺控制能力，ASM Pulsar为此提供了最先进的ALD技术。多个ASM Pulsar工艺模块可以被整合成一个单一的Pulsar平台，以淀积铪基薄膜和覆盖层。整个工艺过程不接触大气，因此薄膜间的界面可以得到良好的控制。

　　“解决high k与金属栅的挑战，对我们大部分的客户来说是最优先的考虑，” ASM晶体管产品经理Glen Wilk说，“这个新的制程极大地简化了high k与金属栅的结合，并使我们能够支持前栅极(Gate First)与后栅极(Gate last)的制程流程。” ASM目前提供针对high K电介质、覆盖层及金属栅的ALD制程，世界范围内已有超过50台应用于不同high k淀积的Pulsar正在制造中。