AMD图形集团负责电路工程的高级主管Joe Macri说，他期待AMD、Nvidia和Intel会在下一代图形控制器中采用这一接口。Macri还介绍说，该接口也可用于下一代电子游戏机。Macri同时是Jedec DRAM分会以及GDDR5定义工作组的主席。
“三家供应商在这样短的时间内提供DRAM产品，表面不会只有一家供应商会进行支持，”Marcri表示。“Intel、Nvidia和其他厂商都进行定义GDDR5，但我怀疑他们在设计中是否会使用。”
对上一代接口的采用并不一致。AMD在某些高端卡产品中支持GDDR4，而Nvidia仍停留在GDDR3，但将控制器的总线宽度拓展到512 bit来提高性能。
Macri介绍说，Nvidia参与了GDDR4的定义，但由于进行某些突发操作最低需要8位而没有采用。当时Nvidia的芯片设计主要采用的是更传统的四位突发长度。
只有一家图形芯片供应商采用这一规范，因此只有两家DRAM制造商选择支持GDDR4。
“生态系统的发展是从不停顿的，”Macri说。“完成了技术目标之后，在市场上总是有更好的表现涌现出来。”
下一代控制器会带来什么以及何时可以推出都并不明确。因此AMD和Nvidia是否会在下一代芯片或仅仅是最高端产品中采用GDDR5也未可知。
Intel已经宣布，他们将全力发展基于改进x86核阵列的Larrebee分布式图形控制器。Intel表示将在2009年适当时候进行发布并拒绝提供设计的细节。然而，预期Intel将在八月的Siggraph上演示Larrebee的原型机。
走进GDDR5
GDDR5最初将用于512 Mbit和Gbit的芯片，支持高达每针4 Gbit/秒的数据传输率。它还可以提升到7 Gbit/秒/针，这样每个芯片可实现12-28 Gbit/秒的数据吞吐率。
该接口还保留着过去版本的单端结构，但采用了新的时钟技术和新的低功耗模式，以5 Gbit/秒的速度在1.5伏工作时，平均功耗为2.5瓦。与当今主流的GDDR4相比，Macri预计新的接口可将功耗降低30%。
该接口还向前与Jedec此前定义的图形和系统存储器互连兼容。Macri说，“这样的处理器可以处理DDR2到GDDR5的数据，工作在400 MHz到5 Gbit/秒，这真令人吃惊。”
降低引脚数，以及其他优化步骤可将芯片尺寸和成本降至最低。Macri说，“我们GDDR5的物理层块不大于竞争对手GDDR3的PHY。”
GDDR5从数据流中提取时钟信息的方式允许在不同操作条件下灵活传递数据，这样在PC玩家超频时，有助于进行优化性能。Macri说，“这比我们曾使用过的任何DRAM都灵活，可以将时钟和功率上下调整。”
该规范还支持在读写方向进行检错，并可实时检错和修复。该规范的时钟架构允许在pc板上进行更简单的路由选择。
在Jedec该规范已经进行到了最后阶段。Macri说，“还有一些收尾工作，但九月投票之后，就可以公布了。”
Macri说Rambus的先进信号技术将不再具有竞争力，部分原因是在GDDR5中他们采用的是差分（两线）方法，而不是单线技术。Macri说，多出的一根线通常需要更多的引脚和功耗。
“我们认为，除非你可以获得8-10 Gbit/秒的速度否则差分方案不会胜出，但Rambus XDR技术目前还达不到这种速度，”Macri说。
Rambus的技术主要用在Sony PlayStation3主存储器的互连上。然而，三种主要的电子游戏机如今都采用了GDDR3作为图形存储器的互连，他介绍说。
“XDR在当今电子游戏机的图形应用中没有立足之地，”Macri说。“我相信对电子游戏机来说，GDDR5更合适。”
