台积电近日宣布已经与Blaze DFM公司签署独家合作协议，整合Blaze公司的节能最佳化专利技术与台积电的先进制程技术，为客户提供最新的降低功耗服务(Power Trim Service)。
依照协议，台积电的客户将可在维持芯片性能与芯片尺寸的前提下，大幅地节省电能消耗。此一崭新的节能方式除了可以显著降低漏电耗能外，也同时大幅降低漏电流变异性(leakage power variability)， 进一步克服了新世代单芯片系统设计中所要面对的关键问题。
打造符合芯片设计人员目标的制程
台积电的降低功耗服务是一项创新的做法，将设计技术软件与先进半导体制程予以巧妙调和，使得每个芯片设计都得到一个专属于它的最佳化制程，其中采用Blaze DFM公司所开发的软件，可以识别出设计中对时序(timing)较不敏感的路径，在不降低整体芯片性能的前提下对此路径周边的晶体管做出标记，然后再以台积电的光学临近效应修正(Optical Proximity Correction；OPC)对这些晶体管进行特别处理，稍微调降这些晶体管的速度，以换取漏电流的大幅降低。当一颗芯片上数以千万甚至上亿个晶体管所分别降低的漏电流全部累加在一起，对芯片节能的效果将十分可观。
台积电的降低功耗服务与其它如Multi-Vt cell libraries、Reverse body biasing、Header/footer sleep switches以及Voltage islands等能耗降低技术完全兼容，可以合并使用以进一步强化节能效果。
采用台积电的降低功耗服务，客户并不需要对其既有的设计流程、设计鉴定(design sign-off)或移交生产做大幅的改变；此外，不需更换设计五金|工具，也不需要对芯片架构、组件数据库、硅智财、逻辑设计或线路布局做任何修改。
台积电降低功耗服务的效益
经由对内部和客户设计产品的测试，台积电已经验证此项服务能够大幅降低平均功耗，同时对标准电路元数字设计中的电流变异性有很大的帮助。此外，参数良率(parametric yield)的相应提升，也代表可以显著节省生产成本。
台积电前五大专业集成电路设计客户中已经有二家率先采用此项服务及相关制程，预计将有更多的客户随着这项服务的正式推广而陆续采用。
台积电设计暨技术平台副总经理许夫杰指出，“漏电耗能长期以来一直是集成电路设计业者的挑战，而随着迈入更先进制程，这项议题的重要性尤其突显。借着结合Blaze DFM公司的技术，我们建立了一套节能最佳化工具，为客户提供最佳降低功耗方案，不但为客户节省时间和成本，也符合市场对节能的需求。”
Blaze DFM 公司执行长 Jacob Jacobsson表示，“在实际的生产验证过程中，台积电为我们共同的客户带来令人满意的结果。从现在开始，藉由台积电所提供的降低功耗服务，客户可以直接采用我们的专利技术。这是Blaze DFM公司众多技术服务的开端，未来我们将结合从设计到生产环节中的独到技术以及与台积电的伙伴关系，继续推出更多的技术服务。”
台积电降低功耗服务的范围
在推广初期，台积电将先针对部分采用先进制程（90nm、80nm、65nm、55nm、45nm）的客户提供此项服务。Blaze DFM公司的软件已经包含在此项降低功耗服务中，客户不需单独购买软件，也不用申请授权。有兴趣的客户可与台积电业务团队直接联系。
台积电与Blaze DFM公司并未公布合作协议的财务细节。
