台积电完成全球首颗3D IC 封装，预计将于2021 年量产。业界认为，此技术主要是为了应用在5nm以下先进制程，并为定制化异质芯片铺路，当然也更加巩固了苹果订单。

　　台积电近几年推出的CoWoS 架构及整合扇出型封状等原本就是为了通过芯片堆叠摸索后摩尔定律时代的路线，而真正的3D 封装技术的出现，更加强化了台积电垂直整合服务的竞争力。尤其未来异质芯片整合将会是趋势，将处理器、数据芯片、高频存储器、CMOS 图像传感器与微机电系统等整合在一起。

　　台积电积极投入后端的半导体封装技术，预计日月光、矽品等封测大厂也会加速布建3D IC 封装的技术和产能。不过这并不容易，需要搭配难度更高的工艺，如硅钻孔技术、晶圆薄化、导电材质填孔、晶圆连接及散热支持等，预计各大厂也将进入新的技术资本竞赛。

　　台积电总裁魏哲家表示，尽管半导体处于淡季，但看好高性能运算领域的强劲需求，且台积电客户组合将趋向多元化。不过目前台积电的主要动能仍来自于7 nm制程，3D 封装等先进技术届时应该还只有少数客户会采用，业界猜测苹果手机处理器应该仍是首先引进最新制程的订单。更进一步的消息，要等到5 月份才会公布。

　　台积电5nm制程已于本月初顺利进入试产阶段，魏哲家表示，预计5nm制程一开始起步将会比7nm慢一些，但由于极紫外光(EUV)技术成熟度会加快，让很多芯片能更有效率，因此看好5nm整体放量速度将会比7nm要快，并成为台积电下一波成长主力。