Altera公司日前宣布在FPGA浮点DSP性能方面实现了重大突破。该公司首席DSP产品规划经理Michael Parker称，Altera是第一家能够在FPGA中集成硬核IEEE 754兼容浮点运算功能的可编程逻辑公司，前所未有的提高了DSP性能、逻辑效率和设计效能。根据规划，硬核浮点DSP模块将集成在正在发售的20nm Arria 10 FPGA和SoC中，也将集成在14nm Stratix 10 FPGA和SoC中，DSP设计人员可以选择定点或者浮点模式，浮点模块与现有设计后向兼容。
面向高性能计算，与GPGPU展开竞争
与传统使用定点乘法器和FPGA逻辑来实现浮点功能的做法不同，Altera的硬核浮点DSP几乎不使用现有FPGA浮点计算所需要的逻辑资源，释放了上千个乘法器和加法器，从而一举在Arria 10器件中实现了1.5 TeraFLOP (每秒浮点运算次数)和Stratix 10器件中10 TeraFLOP的DSP性能。
“这要归功于我们创新的精度可调DSP体系结构。”Altera公司软件和DSP产品市场经理Albert Chang说，在DSP模块现有模式(标准精度定点模式和高精度定点模式)基础上添加浮点模式，Altera FPGA和SoC的性能和功耗效率将在很多领域高于目前正在使用的微处理器和GPU，尤其是那些需要高性能计算的行业(大数据分析、石油和天然气行业的地震建模、金融仿真、雷达和医疗成像等)。但其对定点模式并没有影响(性能、大小和功耗)，且对管芯总体改变<1%。
Altera方面称，其开发的硬核浮点FPGA产品的竞争对手并非来自同行，而是通用图形处理单元(GPGPUs)。“其他FPGA厂商提供的‘软核’浮点使用了逻辑来实现复数浮点电路，是缺乏功效和竞争力的。”Michael Parker打比方说，这就好像数年前没有硬核乘法器的FPGA，却总在试图和现代具备DSP模块的FPGA进行竞争一样可笑。
尽管类似OpenCL这样的公共设计流程可以用在FPGA和GPGPU上，但两者在算法实现上有很大的不同。GPGPU使用了并行处理器体系结构，并行运行数千个浮点乘加小单元。算法被分成数万个线程，然后再将数据映射到计算单元中；而Altera FPGA使用了流水线逻辑体系结构，是将几千个计算单元排列成流数据流电路，在矢量上运行(FFT内核或者Cholesky分解内核就是类似的例子)。每一个内核在每一时钟周期产生矢量输出数据，矢量宽度由设计人员决定。
Michael Parker 认为，FPGA在高性能计算方面相对较新，但是具有竞争优势。首先，由于采用流水线逻辑体系结构，数据流的处理延时要比GPU低得多，在金融交易算法等某些应用中，这是关键优势；其次，FPGA的GFLOPS/W性能要优于GPGPU，这在航空电子等环境不受控的应用中非常关键；第三，FPGA具有很好的通用性和广泛的连通性。例如，FPGA可以直接与天线阵输入连接，完成定点和浮点处理，同时通过光纤或者背板链路与其他系统组件通信。
