在日前深圳的一个集成电路展会上，富士通半导体(上海)有限公司公司市场经理陈博宇回应业界对ASIC产业目前面临的挑战时表示，随着半导体工艺进入20纳米甚至以下，芯片的研发成本急速增加，众多系统公司在ASIC设计的开发会更加谨慎，ASIC设计代工将会越来越重要，且更受厂商欢迎。
   
       
    根据WSTS去年的统计数据，富士通半导体去年ASIC销售11.26亿美元，占全球ASIC市场份额13.8%，在所有ASIC供应商中排名第一，小幅超过第二IBM的市场份额13.5%。前十后面分别是东芝、瑞萨、安华高、海思、LSI、ST、eSilicon和TI，TOP 10占据了75%的市场份额。

   
    随着数字芯片的设计复杂程度超过1亿门电路后，一颗ASIC芯片中通常会包括处理器、内存、IP和其它功能模块，达到SoC级别。2013年这类设计规模的SoC的普遍工艺从40纳米演到28纳米，NRE流片成本已经达到几百万美元。

   
    陈博宇说，在这种情况下，越来越多的ASIC公司会考虑选择ASIC代工，原因一方面是流片成本高，二是很少有公司能够拥有完成电路设计到后端设计等各类齐全的工程师队伍。他表示，ASIC市场份还会稳步增长，2012年市场总计86亿美元，上升至2017年113亿美元。

   
    目前ASIC市场受到了FPGA和ASSP的双重竞争，以日本客户为例，最重要的ASIC芯片厂商Canon、Sharp和索尼，将来都可能减少ASIC的用量，但中国的客户如华为去年还在不断增加ASIC芯片的设计数量。

   
    陈博宇说，ASIC相比FPGA的好处是，其芯片的晶圆面积要更小，因此在客户大量采用时可以降低芯片的成本。作为一家拥有晶圆厂的ASIC供应商，富士通拥有45纳米和65纳米及以上的自有工艺。在28纳米及以下工艺，由于整体电子产业在日本萎缩的原因，包括富士通日系厂商暂时都没有再打算建新晶圆工厂，但富士通与TSMC等厂商有联合开发28纳米的HP、HPM、HPL工艺。

   
    “作为一家IDM厂商，富士通积累了丰富的工艺IP。富士通在开发出65和45纳米工艺后，于2012年开发出了最新的CS450HP、CS450G和SC450LP工艺，可实现台积电的28nmHP、28nm HPM、28nm HPL工艺。”陈博宇表示。他透露，2013年还会开发出20纳米HP工艺和LP工艺，而更高端的16nmFF的工艺也在公司的路线图中，预计2014或2015年推出。

   
    “我们同时拥有丰富的IP库和先进的工艺，可以帮助客户实现28纳的ASIC设计，从而保障客户的流片成功率、降低设计成本和加速上市时间。”陈博宇透露，截至目前，公司在28nm工艺上的Tape out数量已经达到30个，其中7个项目已经量产。在2013年，已有2个20nm的项目进行中。

   
    “从我们的项目数量来看，ASIC不会死，ASIC设计代工会越来越受欢迎。”陈博宇自信的表示。