富士通半导体有限公司和SuVolta公司宣布，通过将SuVolta的PowerShrink 低功耗CMOS与富士通半导体的低功耗工艺技术集成，已经成功地展示了在0.425V超低电压下，SRAM(静态随机存储)模块可以正常运行。这些技术降低能耗，为即将出现的终极“生态”产品铺平道路。技术细节和结果会在12月5日开始在华盛顿召开的2011年国际电子器件会议(IEDM)上发表。

　　从移动电子产品到因特网共享服务器，以及网络设备，控制功耗成为增加功能的主要限制。而供应电压又是决定功耗的重要因素。之前，CMOS的电源电压随着器件尺寸减小而稳定下降，在130nm技术结点已降至大约1.0V。但在那之后，技术结点已缩小到28nm，电源电压却没有随之进一步降低。电源供应电压降低的最大障碍是嵌入的SRAM模块最低工作电压。

　　结合SuVolta的Deeply Depleted Channel™ (DDC)晶体管技术 – 该公司的PowerShrink™平台组件之一 – 与富士通半导体的尖端工艺，两家公司已经证实通过将CMOS晶体管临界电压(VT)的波动降低一半，576Kb的SRAM可在0.4伏附近正常工作。该项技术与现有设施匹配良好，包括现有的芯片系统(SoC)设计布局，设计架构比如基体偏压控制，以及制造工具。