晶圆代工大厂台积电(TSMC)宣布，已顺利在开放创新平台(Open Innovation Platform)上，建构完成28纳米设计生态系统，同时客户采用台积电开放创新平台所规划的28纳米新产品设计定案(tape out)数量，已经达到89个。
台积电将于美国加州圣地牙哥举行的年度设计自动化会议(DAC)中，发表包括设计参考流程12.0版(Reference Flow 12.0)、模拟/混合讯号参考流程2.0版(Analog/Mixed Signal Reference Flow 2.0)等多项最新的客制化设计工具，强化既有的开放创新平台设计生态系统。
已经准备就绪的台积电28纳米设计生态系统，可提供包括设计法则检查(DRC)、布局与电路比较(LVS)及制程设计套件(PDK)的基础辅助设计；在基础硅专利方面有标准元件库(standard cell libraries)及存储器编译器(memory compilers)；另外，此设计架构亦提供USB、PCI与DDR/LPDDR等标准介面硅专利。
台积电表示，该公司一直以来在28纳米工艺节点与电子设计自动化(EDA)伙伴密切合作，共同追求设计工具的一致性，改善设计结果。目前EDA主要领导厂商Cadence、Synopsys与Mentor运用于28纳米芯片上的可制造性设计统一架构(United DFM)便是一个很好的例子。
台积电参考流程12.0版新增加许多特色，包括可应用于透过硅基板(silicon interposer)及硅穿孔(TSV)技术制造生产的2.5D维与3D积体电路(2.5D/3D IC)、提高28纳米以模型为基础模拟可制造性设计的速度；此参考流程亦可运用在先进电子系统阶层设计(ESL)，整合台积电的功率、效能及面积工艺技术。
另外，此参考流程版本将首次呈现台积公司20纳米穿透式双重图形设计(Transparent Double Patterning)解决方案，持续累积在创新开放平台架构下20纳米的设计能力。另外，类比/混合讯号参考流程2.0版本提供先进的多伙伴模拟/混合讯号设计流程，协助处理复杂度与日俱增的28纳米工艺效能与设计挑战，并解决在高端可制造性设计(Superior DFM)与设计规范限制(RDR)间相容性及可靠性问题。
台积电将于DAC大会上发表的的新技术与设计方案包括：
- 参考流程12.0版及20纳米穿透式双重图形
随着半导体工艺技术向前推进，金属导线厚度愈来愈小，目前光刻曝光系统的曝影能力已无法因应20纳米工艺技术发展。然而，双重图形(double patterning)这项关键技术，使得现行光刻技术能够克服成像解析度的极限，且毋需使用尚未验证的极紫外光(EUV)光刻技术。
台积电的穿透式双重图形解决方案让系统及芯片设计厂商得以顺利迈入20纳米技术，且毋需调整目前的设计方法或参考流程。此项技术已提供给EDA合作伙伴进行相关产品及服务开发，并已经通过验证准备上市。
- 2.5D硅基板
基本上2.5D芯片的设计是由硅基板将多层芯片整合起来，此硅基板可应用于不同的技术。参考流程12.0版在平面规划(floorplanning)、配置与绕线(Place&Route)、电阻压降(IR-drop)及热分析(thermal analysis)上具备新的设计能力，可同时应用于多个工艺及2.5D芯片测试设计。
28纳米功率、效能及DFM设计的强化
在精细几何技术上，电线及通道电阻的时序降低日益明显。参考流程12.0版推出强化绕线的方法：将通道数量减到最小、改变绕线布局、或将电线加宽以减轻电线与沟道电阻的冲击。漏电流增加是因为在28纳米工艺上的临界电压(threshold voltage)与栅极氧化层(gate Oxide)厚度增加。
多模多角(multi-mode multi-corner)的漏电最佳化可提供不同的电压选择及栅极偏压库，让设计者更有效的减少漏电。最后，为了尽量缩短28纳米热点检查及修正的设计时间，DFM资料套件(DDK)加入一具新的“热点过滤引擎”以提高model-based可制造性设计分析的速度。
- 模拟/混合讯号参考流程2.0版
当设计厂商客制化28纳米芯片时，模拟/混合讯号参考流程2.0版能帮助确保DFM与RDR之间的相容性。此参考流程提供正确的设计结构及选择设定以使用台积公司的PDK与DFM。
此外，台积电将累积所学的可靠性与生态系统伙伴合作，共同推出新颖的方法滤除可能的缺陷。台积公司和21家开放创新平台生态系统伙伴将联手展示参考流程12.0版及模拟/混合讯号参考流程2.0版的特性与优点。
- 射频参考设计套件3.0版
台积电将推出最新的射频设计套件(RF RDK 3.0)给射频设计厂商使用，该设计套件内建先进的硅相关60GHz毫米波设计套件，也提供客户创新的方法，透过电磁模拟使用自行选择的电感器进行设计。
