鉴于SoC设计通常被创建用于ASIC的技术实现，因此这就为在一个或多个FPGA器件上进行实施提出了具体的挑战。新思科技(Synopsys)和赛灵思(Xilinx)日前宣布推出《基于FPGA的原型方法手册》一书(FPMM)，希望通过将来自BBC研发、Design of System on Silicon S.A. (DS2)、Freescale、LSI、NVIDIA、ST、TI工程师团队的宝贵设计和验证专业知识汇聚成册，不仅能够帮助原型技术新手，甚至是富有经验的团队和项目领导者，对在FPGA硬件上成功实现ASIC设计原型时所面临的挑战和解决方案做出概述和总结。
Synopsys公司解决方案营销总监David Park介绍说，FPMM涵盖了基于FPGA原型开发的所有方面，包括了解原型技术的挑战和好处、在FPGA上实施SoC设计，以及最后用于软件和硬件验证。
值得注意的是，除了从通过组建定制板进行虚拟原型，到购买完整的原型系统对原型技术选择范围进行全面评述外，本书还概括出一种叫做“为原型设计”(Design-for-Prototyping)的方法。David Park认为，该方法为原型设计将基于FPGA的原型无缝集成到ASIC/SoC项目上，这样设计能够更加容易地进行实现，从而能够最早地向终端用户提供产品。通过连接到虚拟原型这样的系统级工具，这种方法为更早期的软件开发和项目进行首次软硬件集成时的关键后期阶段时提供了更高生产效能。
该公司还同时宣布，其HAPS-600基于高容量FPGA的原型验证解决方案也同期进入市场。来自Synopsys的消息称，这将是其HAPS系列基于FPGA原型验证系统中容量最高的一款产品。通过将系统扩展到高达8100万ASIC门的容量，从而确保了各种更大SoC项目的早期软件开发。与HAPS-60系列产品相似，HAPS-600系列基于Xilinx的Virtex-6 LX760 FPGA器件，可提供最高达200MHz的性能(电子工程专辑版权，严禁转载)。
HAPS系列提供了一种集成化和可扩展的硬件加软件解决方案，硬件和软件设计团队可通过这种解决方案进行软件开发和验证SoC硬件，从而确保在流片之前进行硬件/软件集成。通过HAPS-600系列的高度自动化软件流程，设计师们能够缩短初始周转时间和减少随后的重复工作。该软件流程采用Synopsys获得专利的可编程开关布线技术，涵盖了从ASIC RTL编码到基于FPGA原型验证的各个过程。
与HAPS-60系列一样，HAPS-600系列还包括本地集成的通用多源总线(UMRBus)，其协同仿真功能可使用户简化系统生成。采用SCE-MI 2.0基于事务的验证方法，UMRBus还加速了系统级验证，并可链接到Synopsys虚拟原型解决方案。此外，HAPS-600提供了增强的设计可视性，从而缩短了调试时间，同时还提供了远程原型管理来为分布在全球的团队提升了生产力。设计团队还受益于HAPS-600系列所支持的Synopsys DesignWare IP，这可确保设计中使用的同样IP代码也适用于基于FPGA的原型系统中。
