网站首页
IC库存
IC展台
电子资讯
技术资料
PDF文档
我的博客
IC72论坛
ic72 logo
搜索关键字: 所有资讯 行业动态 市场趋势 政策法规 新品发布 技术资讯 价格快报 展会资讯
  • 达普IC芯片交易网 > 新闻中心 > 技术资料 > 正文
  • RSS
  • 高速互联链路中参考时钟的抖动分析与测量
    http://www.ic72.com 发布时间:2010/12/21 14:20:04

        在高速互联链路中,发送器的参考工作时钟的抖动是影响整个系统性能的关键因素之一。本文对时钟抖动的主要概念、测试方法及注意事项、测试难点进行分析和探讨。

        高速互联链路介绍

        任何一个通信链路都包含三个部分:发送器(TX)、媒质(信道)、接收器(RX)。对于高速的串行互联链路也包含这三个部分,如下图1所示为一个典型的高速互联链路的结构图。其中发送器包括了:并行转换串行、编码(比如8b10b编码)、发送信号优化(如预加重)、发送驱动等功能。接收器包括了:时钟恢复、数据恢复、接收信号优化(如均衡)、串行转化并行、解码等功能。传输通道则由印刷电路板的走线、过孔、连接器、插卡的金手指、电缆、光纤等组成。

        从整个链路的组成来看,发送器参考时钟的抖动在串并转换时就引入到整个链路中,影响着TX端发送出的数据的抖动,而接收器要从这些数据中恢复出时钟来进行后续的处理。可以看出发送器参考时钟的性能对整个链路的性能起到很关键的作用。本文从时钟抖动的相关概念、测试实例、测试注意事项、测试难点几方面对时钟抖动测试进行分析和探讨。


    www.ic72.com 达普IC芯片交易网
  • 行业动态
  • 市场趋势
  • 政策法规
  • 新品发布
  • Baidu

    IC快速检索:abcdefghijklmnopqrstuvwxyz0123456789
    COPYRIGHT:(1998-2010) IC72 达普IC芯片交易网
    客户服务:service@IC72.com 库存上载:IC72@IC72.com
    (北京)联系方式: 在线QQ咨询:点击这里给我发消息 联系电话:010-82614113 传真:010-82614123
    京ICP备06008810号-21 京公网安备 11010802032910 号 企业资质