固件开发工作开始比较简单，可以自行选择使用器件专用汇编器（更复杂的固件会用到链接器）和编辑器。（在我的案例里，用的是UnderWare公司提供的Brief。UnderWare将Brief出售给SoluTIon Systems，后者又出售给了Borland。）

    可编程逻辑还带来了另一款开发工具。多数可编程逻辑厂商会提供免费或者低成本的逻辑编译器。像PALASM和ABLE这样的开发工具都是由半导体厂商免费提供的，也可以使用来自Logical Devices的商品化工具，比如CUPL。CUPL不是厂商专用的，所以可以在开发阶段用于各种厂商器件。

    开发过程之初是先用铅笔在纸张、线路图标识模板和热转印机上绘制线路图。大多数使用微处理器或者微控制器的优秀工程师，都会给连接到微控制器总线的器件添加16进制地址。这对最终负责固件开发的工程师来说非常有益。

    手绘的线路图能够达到目的，但会带来许多问题：如果出错，必须擦除并且重新绘制，有时候需要擦除一大片线路图来更新线路。线路图绘制完成后，由同级评审小组评审并签字通过。然后绘制蓝线，分发给相应的小组处理。

    PCB走线一般是先在透明描图布上放置焊盘，然后用各种宽度的黑色条连接焊盘。在印刷电路板走线完毕后，使用点对点连线或者弯曲走线技术完成原型线路的制作——这是一项既费时、又费力的工作。（显然不适用于成功构建高速线路。）

    在原型硬件制造期间和印刷电路板布线期间，固件和软件开发人员可以开始开发启动代码、硬件驱动程序、加电自检和应用代码。这是最值得注意的一环，因为没有真正的指令集仿真或者线路仿真手段。代码被烧录进EPROM（一种窗口型可编程存储器件，可用紫外线擦除）。如果发现固件存在缺陷，设计人员将进行修改，重新编译代码，烧录进EPROM，然后测试系统。如果出现另一个缺陷，导致系统崩溃，设计人员将进行新一轮崩溃——烧录测试。固件代码开发人员将保留所有擦除的EPROM内容，以便更快地进行崩溃——烧录测试。

    随着时间的推移，闪存被开发出来。与窗口型EPROM相比，闪存可以在更短的时间内完成电子擦除和重新编程。这样可以明显加快开发进程，但这也不过是把崩溃——烧录周期缩短了而已。这就是早期使用微处理器/微控制器进行产品开发的固件开发人员所要完成的工作。

    让我们再来看硬件设计人员。用铅笔在纸上画线路图显然有其缺点。必须使用线路图标识模板，任何线路错误都必须擦除并重画。有时需要擦除一大片线路，以便进行线路更改或者调整，并形成最终纸质线路图。在使用计算机线路图绘制工具的情况下，以往花费几天乃至几个星期才能用铅笔、纸张和线路图标识模板完成的工作，现在只要几个小时尽快完成。

    我记得我使用过的第一个MS-DOS下（的的确确是MS-DOS）的线路绘制程序是OrCad。当时花了我们公司一大笔钱——500美元。我那时用了几乎三个星期来绘制一个伺服控制的X-Y医疗成像板，之所以用这么多时间的原因是出了很多错误，进行了很多擦除。我使用OrCad线路图绘制工具绘图时，只化了两天，其中的大部分时间还是用在如何创建总线和零件库上面。用OrCad最好的一点是如果我画错了，我只需要删除画错的地方，再换上正确的就行了。我还可以剪切并粘贴大量的线路到线路图的其他地方，使其更便于理解。除了OrCad内建的绘图工具之外，它还有另一个出众的特性——能够创建物料清单并以报告的方式生成，并轻松地发送给采购部门或者您选择的分销商。与使用铅笔和纸张手工生成物料清单相比，这可以节省大量的时间。在线路图绘制程序中改变一个或者多个组件可以生成更新的物料清单。

    现在回头来看使用带子和薄膜来绘制PCB板的设计人员。OrCad有一个出众的创意：为什么不让线路图绘制软件在PCB占位面积和线路图标识之间建立关联，生成互联（网表），并输入到PCB布线程序中？只要再花费500美元，PCB设计人员就可以抛开带子和薄膜，使用线路图绘制软件生成的PCB占位面积和网表生成印刷线路板。

    随着这个杰出的线路绘制和PCB布线软件的开发成功，使用崩溃——烧录法的固件开发人员似乎被抛在了后面。随着某些微控制器和微处理器的流行，一些硬件厂商开始开发和销售线路仿真器（ICE单元）。ICE单元连接在个人计算机和安装在微处理器或者微控制器插槽上的POD之间（是的，通过有孔组件）。ICE单元可以让固件开发人员设置断点，单步执行代码，修改存储器和处理器寄存器值。虽然ICE单元价格昂贵，但它可以节省崩溃——烧录法所需要的数小时、数天乃至数星期的调试时间。

    随着微处理器的日渐复杂，某些制造商在他们的器件上增加了BDM端口（背景调试）。与独立的ICE单元相比，BDM端口有许多限制，但它们对固件开发人员而言仍然是有效的调试辅助手段。

    随着微处理器/微控制器的不断发展，新一类硬件登上了舞台，它们就是可编程逻辑器件（PLD）和现场可编程门阵列（FPGA）。使用这些器件进行设计催生了更多的开发工具。线路图绘制只是在可编程逻辑器件的孕育阶段用作开发平台。随着设计和器件的日趋复杂，VHDL和Verilog等逻辑合成语言出现了。借助今天市场上这些先进的可编程逻辑器件，线路绘制与具备合成能力的逻辑语言成为了设计的常用方法。随着某些高端FPGA，8位和16位可合成微处理器核心被器件厂商作为可下载IP进行发布。这就需要新的开发工具——某种用于处理器核心的编译器或者汇编器，以便将处理器轻松地嵌入可编程逻辑器件和硬件设计人员的架构中。

    新一代开发工具将结合各个领域的优点：线路图绘制、网表生成、固件与模拟和数字硬件模块的组合、PLD宏单元、Verilog代码、有自己小型、简单指令集的Datapath（也曾被称为位片处理器）。所有这些都将与单线调试端口相配合——某种内建在器件芯片中的ICE单元，能进行功能仿真和时基仿真。经常用到的模拟、数字、滤波和固件功能将被集成到简单的、可重复使用的模块中，并可以轻松地放入线路图中，进行编译、测试并投入生产。这种新颖的、具有革命意义的架构可以在赛普拉斯半导体公司的PSoC3（基于8051核心）和PSoC5（ARM核心）片上系统上看到。欢迎从Cypress.com上下载一个PSoC Creator，试试这项新的技术……