芯片设计解决方案供应商微捷码（Magma®）设计自动化有限公司（纳斯达克代码：LAVA），GLOBALFOUNDRIES和Virage Logic (纳斯达克代码：VIRL)日前宣布，一款经过验证、遵从统一功率格式（UPF）标准的RTL-to-GDSII参考流程正式面市。这款自动全面的解决方案高效融合了IC的设计和制造，包含Virage Logic的知识产权(IP)并采用GLOBALFOUNDRIES的65LPe 65纳米低功耗工艺技术。

    这个集成的RTL-to-GDSII参考流程以当前版本的微捷码IC实现系统——Talus® 1.1为基础，利用了Talus Design进行综合，利用了Talus Vortex进行物理设计，利用了Talus Power Pro进行功耗优化；它支持UPF标准格式，包括多电压域、保持单元管理、自动电压转换和隔离单元的插入、电源开关、阱连接单元以及片上差异。Talus 1.1还支持CPF标准规格。

    为验证这个流程，我们通过采用UPF标准定义低功耗设计规范，以Talus系统实现了一项包含Virage Logic SiWare标准单元和SiWare存储器IP的参考设计；而这项参考设计达到了包括各种低功耗要求在内的所有GLOBALFOUNDRIES技术规格。

    “创建一个可提供良好性能的全面低功耗流程是一项具有挑战性的任务，”微捷码设计实施业务部总经理Premal Buch表示。“微捷码-GLOBALFOUNDRIES-Virage Logic三方的此次合作让设计师能够在微捷码Talus流程内快速实现其低功耗设计和利用GLOBALFOUNDRIES 65LPe工艺的低功耗性能，可帮助设计师解决进行此项任务面临的各种问题。”

    “我们的客户不仅需要先进的低功耗解决方案，而且还需要有可靠的可预测性以及时把握住关键的市场时机，”GLOBALFOUNDRIES公司IP生态系统部副总裁Walter Ng表示。“这款通过微捷码Talus系统和Virage Logic库实现的低功耗参考设计让我们的客户能快速充分地利用GLOBALFOUNDRIES经过证明的65LPe工艺。”

    “我们三方的客户都越来越迫切希望降低动态和待机功耗，”Virage Logic公司市场销售部执行副总裁Brani Buric表示。“这款全新的微捷码-GLOBALFOUNDRIES-Virage Logic 65LPe参考设计流程让他们能够通过采用UPF标准及我们的SiWareTM存储器和SiWareTM逻辑来满足其低功耗设计需求。”

    供货情况

    SiWar存储器编译器和SiWare逻辑库让SoC设计师能够针对功耗、性能、面积和良率进行优化，通过Virage Logic的代工厂资助IP计划还可让GLOBALFOUNDRIES 65LPe工艺能为客户所用。这款参考流程应要求，已由微捷码、GLOBALFOUNDRIES和Virage Logic提供上市。