Magma面向先进集成电路的全芯片综合产品Talus? Design 1.1和Talus RTL 1.1正式面市。新版产品功能包括：GlassBox提取技术；增强的优化算法；支持ARM、MIPS和Imagination Technologies（见今天相关新闻发布）等领先IP提供商的RTL-to-GDSII参考流程；以及面向普遍使用的第三方可测性设计（DFT）和形式验证工具的更多接口。这两款增强版综合产品拥有新的即开即用综合流程，不需要开发定制脚本，大大减少了达成时序、面积和功耗目标所需的时间和工作量。

    Talus Design 1.1和Talus RTL 1.1：快速、高容量综合

    Talus RTL和Talus Design是功能完全的RTL逻辑综合解决方案，针对功耗、面积和时序进行优化，可产生门级网表或微捷码Volcano数据库用于设计交付。Talus RTL提供了一款完整的RTL-to-netlist综合解决方案 ，而Talus Design则添加了提供更高水平预测和性能的物理综合功能。不同于传统综合工具，单个Talus Design或Talus RTL许可证就提供了一款具有无缝扫描插入和扫描优化功能的快速、高容量综合解决方案，支持VHDL、Verilog和System Verilog语言。微捷码综合工具是首款同时支持通用功率格式（CPF）和统一功率格式（UPF）定义低功耗意图的综合工具。

    增强版Talus综合产品中新GlassBox功能实现了针对设计中每个功能块的逻辑提取。这些提取功能仅保留最高层综合所需的关键信息，从而去除了重新综合每个功能块的需要，缩短了设计周期并最大程度降低了硬件内存要求。

    增强的互操作性

    为确保片上系统（SOC）的高性能、高可测性，微捷码综合工具不仅提供了自动扫描链插入功能，而且还与Mentor业界领先Tessent TestKompress?自动测试向量生成（ATPG）和Tessent LogicBIST内建自测试（BIST）产品实现无缝接口，从而确保了整个设计流程中对测试结构及其效应的考量，可在最少影响设计的前提下提供最高测试覆盖率和效率。

    今天，多数SoC设计师使用形式验证工具来证实最终设计与源RTL等效。确定所识别错误是否为真正错误的这一过程常常会导致设计周期的延长。Talus Design 1.1和Talus RTL 1.1可以输出脚本，简化并加快使用Cadence业界领先之等效检查器Conformal?的用户的验证。为进一步加速等效检查，识别消除或克隆的触发器、扫描使能信号以及集成化门控时钟的脚本也包括在其中。