独特的M语言和基于模型的解决方案能够为通信和多媒体系统设计师们提高高达10倍的效率
加利福尼亚州山景城，2009年10月13日—全球领先的半导体设计、验证和制造软件、硬件及知识产权（IP）供应商新思科技公司（NASDAQ:SNPS），今天宣布推出其SynphonyHLS(HighLevelSynthesis)解决方案。该解决方案集成了M语言和基于模型的综合法，与传统RTL流程相比，能够为通信和多媒体应用提供高达10倍速的更高的设计和验证能力。SynphonyHLS为ASIC和FPGA的应用、架构和快速原型生成最优化的RTL。此外，通过在虚拟平台中为系统验证和早期软件开发生成C模型，SynphonyHLS补充了基于C/C++的程序流。SynphonyHLS与Synopsys的综合工具DC、SynplifyPremier、Confirma、VCS、SystemStudio和Innovator产品一起，提供了从算法到最终芯片的最完整的原型、实施和验证流程。
SynphonyHLS解决方案通过以下优点提供了比传统方式明显更高的效率：
?从M语言到优化RTL的自动流程
?针对ASIC和FPGA的架构优化生成RTL代码
?用于早期算法验证的快速原型方法
?生成C模型用于早期软件开发和快速系统验证
?包括原型和ASIC应用在内的多个流程的统一验证
“SynphonyHLS解决方案将显著地改变FPGA和ASIC在系统验证和嵌入式软件开发中的应用方式。”Toyon研究公司的算法开发师RichardCagley博士说：“传统的HLS方法继续承担着重要的硬件工程资源，将我的算法翻译成RTL，在FPGA和ASIC芯片上进行运行。SynphonyHLS使我能够用MATLAB?进行高层级仿真和产品编码，这意味着我现在仅用几小时或几天的时间就能够直接从仿真到达硬件，而不用数月或数年的时间。这对基于我们算法的生产力、生产进度和产品质量有广泛的影响。”
从M语言和高级IP到优化RTL的自动流程
由于Mathworks的MATLAB?环境能够在极高的抽象层级上进行简洁地行为表达，现已被广泛地用于算法探索和设计。在这种环境下开发的M语言模型通常在RT层级(RTL)下被进行重新编码和重新验证，有些情况下用C/C++进行实施和验证。与效率低下和容易出错的人工重新编码流程不同，SynphonyHLS直接从高层次的M语言编码和SynphonyHLS—优化的IP模型库中创建可执行的RTL和C模型。通过采用独特的约束驱动的定点传播功能，设计师们可以快速和直观地从高层次浮点M码的可综合子集中获得定点模型。然后SynphonyHLS引擎将合成已从架构上进行了优化的RTL，以满足面积、速度和功耗目标。SynphonyHLS允许设计师们能够保留他们喜欢的算法建模语言，无需重新编码和重新验证模型，从而确保了早期的系统级别的验证和核查。
来自单一模型的高层次综合
SynphonyHLS引擎能够为ASIC、FPGA、快速原型或虚拟平台综合优化的架构，同时通过各级别的实施流程保持验证的连贯性。考虑到用户指定的目标和架构限制，通过在语言和模型边界（包括M语言和IP模块）以及整个设计层次上应用排线、编制和约束优化，HLS引擎能够在多层级上进行自动优化。
SynphonyHLS用于ASIC设计
SynphonyHLS具备新的先进的时序评估功能，在给定的ASIC技术下，能够自动地利用DesignCompiler获取自动排线和快速时序收敛过程中所需的精确信息。
SynphonyHLS用于FPGA设计
SynphonyHLS还可为广泛的FPGA产品系列（Actel,Altera,Lattice,和Xilinx）提供先进的时序和特定器件优化。这包括在当今FPGA器件中，硬件乘法器、存储器、移位寄存器和其他高级硬件资源的优化映射。
SynphonyHLS用于快速原型
利用SynphonyHLS和Synopsys技术领先的Confirma快速原型解决方案，设计团队能够快速地将他们的设计在流片前搭建出原型，并在设计周期的更早期开始高性能算法验证和软件开发。
用于更早期软件开发和更快系统验证的C-Output
通过将C模型创建成开发流程中的自然副产品，SynphonyHLS补充了C/C++实施、验证和嵌入式软件开发流程。SynphonyHLS生成定点ANSI-C模型，可用于各种系统仿真环境和虚拟平台，包括Synopsys的Innovator、SystemStudio、VCS和SystemC流程。从而SynphonyHLS确保了在设计周期的更早期开始基于C的核查和验证。
“迄今为止，还没有一种能够在抽象层级上自动获取连贯验证流程的方法，也没有用非常流行的M语言实现的具备优化输出的实现流程。”Synopsys副总裁兼Synplicity事业部总经理，GaryMeyers说：“有了SynphonyHLS，我们能够为系统和软件验证提供一种比竞争对手更快和更可靠的方法。结合Synopsys技术领先的系统原型和硬件辅助验证解决方案，设计团队们能够更加经济和更加可靠地设计和验证他们复杂的芯片和软件。”
封装和供货
SynphonyHLS包括M-synthesis技术、C-model生成器、SynphonyHLS高层次IP模型库和用于ASIC和FPGA的SynphonyHLS引擎。SynphonyHLS现在限量提供，年底时可全面上市。
关于Synopsys
Synopsys有限公司（纳斯达克股票代码：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计和制造的软件、知识产权（IP）和服务。
Synopsys的全面解决方案将其在实施、验证、IP、制造和现场可编程门阵列（FPGA）等方面的产品组合集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、软件到芯片（software-to-silicon）验证以及实现时间。这些技术领先的解决方案帮助Synopsys的客户建立了一个竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的MountainView，并且在北美、欧洲、日本、亚洲和印度拥有60多家办事处。
根据1933年证券法27A条和1934年证券法21E条的规定，本新闻稿含有一些前瞻性的表述，其中包括Synopsys对于SynphonyHLS解决方案的优点和可用性预期。这些表述是基于我们当前的预期和看法。由于风险和不确定性因素的存在，实际结果可能与这些表述大不相同，这包括但不仅限于工程困难、完成该解决方案的商业发行过程中不可预见的困难以及Synopsys于2009年7月31日结束的财政年度的季度报告表10-Q标题为“风险因素”部分所指出的困难。这篇新闻稿中的表述是基于新闻稿发布之日止Synopsys所获得的信息。在任何情况下，Synopsys都没有义务公开修改或更新任何前瞻性表述。
