Tensilica推出高性能、小型、低功率ConnX D2 16位双MAC（乘法累加器）DSP（数字信号处理器）引擎，用于SOC（片上系统）设计的Xtensa LX数据面处理器核。ConnX D2 DSP引擎提供了C代码的优异性能，不像许多其他DSP,为了达到最高性能需要耗时的汇编编码。这意味着任一C程序，包括用于TI C6x系列或ITU（国际通信联盟）参考代码的带有C固有功能所编写的程序，不用更改就能直接在ConnX D2 DSP引擎上以优良性能运行。

    ConnX D2 DSP引擎具有大型ITU软件编码库，适合于电信基础设施和VoIP（互联网语音协议）应用。定制的ConnX D2 DSP引擎具有小型容量（不到70,000门），也适合用于包括移动无线设备、新一代磁盘驱动器和数据存储、家庭娱乐设备和计算机外设在内的各种低功率便携式消费电子产品应用。

    ConnX D2 DSP引擎选项增加了双16位MAC单元和用于Xtensa LX DPU（数据平面处理单元）的基础架构的一个8入口、40位寄存器文件。ConnX D2 DSP引擎采用双向SIMD（单指令，多数据）指令，提供高性能的矢量C代码。

    ConnX D2 DSP引擎还具有改进形式的VLIW（超长指令符）指令，提供并行性能，没有与大部分VLIW DSP相关的肿胀代码。当矢量化不可行时，允许并行代码横跨两个MAC/ALU。矢量化或并行化的选择由编译人员广泛应用任何算法上,以得到快速性能。

    ConnX D2 DSP引擎支持各种数据类型（例如，16、32和40位整数和定点、16位复数、8和16位矢量），7个寻址方案,数据操作指令包括移位、交换和逻辑运算，以提供DSP算法的杰出性能。对于特定的DSP算法加速度，ConnX D2引擎指令包括相加-比较-交换（采用Viterbi），添加模，添加减和反向位添加。和反向位寻址方案一起,该指令集能实现非常高效的FFT。

    一个带有ConnX D2 DSP引擎的Xtensa处理器，最适度高频运行，采用65nm GP,时钟速度高达600MHz。当优化对成本敏感应用的小面积时，一个带有ConnX D2引擎的完整配置Xtensa LX,采用65GP工艺技术面积仅为0.18mm2。ConnX D2 DSP是非常省电的。核功耗将随着SOC设计者的工艺技术选择和综合优化目标而变化。样品数据是：一个带有ConnX D2 DSP引擎的完全配置Xtensa LX核采用65 GP工艺技术仅消耗52uW/MHz（采用AMR-NB (VAD2)算法测量）。Xtensa LX处理器的ConnX D2 DSP将在2009年10月供货。