Achronix半导体公司采用异步电路的1.5GHz FPGA已经开始送样，该公司希望该产品凭借三倍于Altera、Xilinx公司FPGA的数据率去替代高端通信、测试和其他高端市场的ASIC产品。

　　Achronix是否能提供其承诺的性能还需要观察，该产品具备一系列五金|工具和硅IP，据称在2009年上半年就可以批量生产。

　　该新的65nm器件是第二代产品。一年前，该公司停止生产了他们的在2006年开发出来的第一代，被称为Ultra chip的90nm，1.93GHz版本，称其达不到客户要求的多种特性。

　　“假如他们可以做到，那他们就可以填补存在已久的一个空白，并将FPGA市场提高到新的高度，”Semico Research公司的分析师Rich Wawrzyniak表示，“高端ASIC和FPGA之间的鸿沟已经存在了很长的时间。”

　　“更快的数据率，这个方法当然是可行的，”Altera公司高端FPGA高级产品市场经理David Greenfield表示，“我们以前也一直关注这种方法并且会一直关注下去。”

　　Altera在今年初发布了其40nm FPGA，是打算在密度上而不是在速度上取胜。该新系列的Stratix产品与之前的65nm产品一样具备350MHz的主频，但新系列在逻辑门数上增加了一倍，达到700,000，并且支持550MHz频率的硬核运行。

　　Greenfield表示：“针对不同的设计有多种途径可以创造更佳的性能，有时通过时钟，有时则需要其他方法。”他补充道，我们Hard Copy FPGA-to-ASIC的客户只有10%要求提高30~50%的主频。

　　Achronix SPD60由传统的4输入查找表(LUT)构成，并具备1.5GHz的同步逻辑，该芯片内部数据的发送和接送采用与时钟周期异步的架构。

　　该架构相比传统的FPGA中的双稳态多谐振荡器提供更高的吞吐量。该异步逻辑由该公司的两个创始人共同开发，康乃尔大学电子和计算机工程助力教授Rajit Manohar和他的一个博士生，Clint Kelly。

　　该公司是大批初创公司的成员之一，包括10 Gbit开关设计公司Fulcrum微系统公司，也是跳过传统器件采用异步逻辑的厂商。

　　“其他FPGA必须处理大量的同步时钟，需要考虑时钟偏移（skew）和平衡问题，那样限制了性能，”该公司创始者之一CEO John Lofton表示。

　　该初创公司想象一个四核的系统，都在1.5GHz上运行，并支持到1,066MHz的DDR3内存控制器。最初的SPD60产品包括47,000个LUT（查找表）和20个10.3Gbit的serdes，serdes是由前Snowbush公司得到的授权。

　　Achronix计划接下来的产品系列，高端的SPD180具备163,000个LUT和两倍的10G serdes，而低端的产品有两个内存控制器，24,000个LUT，封装尺寸为31x31。该系列覆盖了从$200价格、低于20W功耗到$2,500价格、高于40W功耗的产品线。

　　Holt称这个系列产品可以进入传统FPGA不能覆盖的达到17亿美元的ASIC市场，Holt表示：“我们无需在市场上替代或打垮Xilinx或者Altera，就可以成为一家十亿美元的公司。”

　　Achronix在2006年已经发表的90nm工艺的1.93GHz Ultra chip是在特许半导体（Chartered Semiconductor）生产的，但该初创公司不久发现该芯片不能提供客户要求的一些功能，并且在功耗上让人不能忍受。

　　Ultra芯片比目前的产品密度减半，并且具有更高的功耗，而且没有10G serdes，这个特性在最近Snowbush为台积电（TSMC）设计的65nm工艺上才能提供。“没有10G serdes功能让我们被排除在了通信市场之外，而这是我们第三大潜在市场，”Holt表示。65nm TSMC工艺同样可以适用于一系列产品线，他补充道。

　　工程师们已经开始制定40 Gbit/second和100 Gbit/second以太网系统的标准，运营商也迫不及待的想在核心网采用，但这个工作还没有完成，许多人认为10G serdes是支持该系统的关键。

　　“我们认为对10G serdes的需求会在明年初爆发，”Altera的Greenfield表示，“Verizon, AT&T和其他公司希望到2010年就能展开40Gbit和100Gbit系统，所以在2009年底就要进行区域测试，因此至少要在2009年初提供支持的芯片。”

　　Altera已经在他们的内部实验室开展10G serdes的设计，并在明年初就可以在他们的FPGA上实现，Greenfield透露。他们的40nm FPGA的最初产品在年底就能达到8.5G serdes。

　　一些新的芯片架构支持突破的性能，但需要考虑新的设计工具带来的成本。Holt之前就强调Achronix的器件应该跟传统的差不多，这样才能尽量使用已有的工具。

　　幸好采用了同步帧和传统的LUT结构，Achronix在前端设计上可以采用流行的工具了，比如Mentor的Precision和Synopsys的Synplify Pro（之前并购的Synplicity公司的产品）。

　　“很多初创FPGA公司甚至不能得到Mentor或者Synplicity的软件的支持，”Holt表示，“一些公司甚至需要看着芯片内部结构图进行手动设计。”

　　一月份，Achronix就发布了他们的后端设计工具，用于布局和布线，时序和关键路径分析。该工具希望达到Altera和Xilinx工具那样的方便设计的效果。

　　在电路板级，“其他芯片不需要了解我们芯片的古怪的架构，”Achronix公司战略市场经理W. Denny Scharf表示，“无需了解其异步架构就可以进行设计。”

　　对于硅IP，该公司声称他们获得了一系列合作伙伴的模块，并且易于在其芯片上实现，包括一系列Gbit和10Gbit以太网接口模块，2.5和5GHz PCI Express模块，Infiniband和光纤通信模块，该公司同样从Cortus S.A.公司获得了32位处理器IP。

　　Achronix公司在2007年从风险投资那儿获得了第一轮3440万美元的投资，在那之前他们是独立运作的。