在2008年6月17日~20日于夏威夷举行的2008年VLSI(超大规模集成电路)技术研讨大会上,英特尔公司再次展示了其FBC浮体单元(floating-body cell)技术,该技术用于微处理器中先进的缓存设计。
但现在最大的问题是:英特尔公司最后是否会采用SOI(绝缘硅)技术,虽然其介绍了世界上最小的基于SOI的FBC平面工艺设备,这些有可能运用在15纳米节点上。在相关的论文里,英特尔还介绍了新的用于SRAM缓存单元的自适应电路技术。目前这两种技术都还处在实验阶段。
在FBC(又称FB-RAM)的这场角逐中,AMD也是强劲的竞争对手。两年前,AMD就得到了ISI公司嵌入式FBC技术的许可。
多年来,FBC一直扮演着传统缓存替代品的角色,这是因为目前基于电容的存储技术已无法适应新形势。与目前标准的用于微处理器的使用6个晶体管(6T)的缓存相比,FBC有望提高存储密度。
ISI公司称:“在一个标准的DRAM中,有一个电容和一个晶体管。电容存储1或0的逻辑状态,而晶体管则提供连接到电容的其余电路。在读取一个DRAM存储单元时,晶体管导通,电容的电荷就可以流入位元线,产生一种可侦测到的微小的电压。”
不过ISI公司市场营销部副总裁Jeff Lewis提醒到,DRAM的电容存在一些大问题,加速了对新构架的需求。在最近于加利福尼亚举行的设计自动化会议上接受采访时,他曾说:“将电容按比例缩小几乎不可能了。”Lewis 推测,可能还会有一到两代的DRAM技术将电容按比例缩小,所以在存储器设计中可能需要FBC。但是他还指出,FBC技术也存在一些问题,“引进一项新的存储器技术也是一个挑战。”
大体而言,FB-RAM摒弃了传统的基于块状硅的DRAM位单元对电容的使用,在CMOS中,组成晶体管的电荷由稳定的电压束缚着。在SOI中,那些没有被束缚住的电荷“漂浮”在硅上的厚厚的氧化层中。要让这些漂浮的电荷像电容那样工作,就必须严格控制其两端的电压。
英特尔科技与制造部门副总裁兼元件研究室总监Mayberry,在2006年的一次电话会议中曾说,与缓存设计中传统的嵌入式内存相比,FBC能将比特的数量扩大3~4倍。那时英特尔正在研究一种可以应用FBC技术的双栅晶体管结构。
现在在VLSI2008会议上,芯片巨头英特尔介绍使用SOI的平面架构,这在某种程度上违背了以往的立场。与在处理器设计中都采用了SOI的竞争对手AMD和IBM不同,英特尔在主流产品的生产中摒弃了这项技术。
在SOI这件事上,英特尔公司采取了与其竞争对手不同的方式并不奇怪。英特尔表示,“FBC是SOI上的一个平面装置,但是其膜厚度与传统的SOI却截然不同。举例而言,与最常见的SOI执行的相比,氧化埋层的厚度只有10纳米,而前者则大于100纳米。这意味着,为厚的氧化埋层(BOX)进行的SOI设计不能适用于薄的氧化埋层,反之亦然。这是我们在选择技术之前,必须解决的众多问题之一。目前还处在研究阶段,所以,我们正在寻找更多的选择。”
在英特尔这篇题为"在硅薄膜和氧化埋层(BOX)薄膜上采用高k栅介质 + 金属栅极工艺制造的浮体单元存储器,适用于15纳米及更精细制程下的节点。(A Scaled Floating Body Cell Memory with High-k + Metal Gate on Thin-Silicon and Thin-BOX for 15-nm Node and Beyond)"的论文中指出:英特尔已经制造出世界上最小的FBC平面装置,其功能部件的栅极长度降至30纳米。
英特尔称,与其他类似的设备相比,英特尔设备的尺寸已先进了两代。采用60纳米栅极的英特尔FBC设备展现了合适的存储保持能力,其单元尺寸可以低于0.01um2,因此非常适合在15纳米制程节点下使用。由于实际器件与仿真之间有着良好的一致性,预期它未来还可以应用10纳米制程技术。
在一篇相关的论中,该公司则采取了另外一条线路,据英特尔表示,“这项新的自适应电路技术,通过增强单元对制程、电压和温度变化的耐受度来降低SRAM缓存单元的最低工作电压(或Vccmin)。在特定工作条件下对45纳米测试芯片进行测试的结果表明单个单元错误量降低了26倍。这些电路让英特尔的处理器能够达到更高的性能和能效,且不会在未来制程上出现错误。”
AMD也不甘示弱,两年前,该公司获得了ISI的许可,购得该公司开发的名为Z-RAM的浮体SOI内存技术储,该技术将应用于存储器和微处理器之中。报道称,AMD正在寻找容量更大、适用于3级缓存的技术。韩国的现代半导体公司也获得了Z-RAM技术专利,但是AMD和现代两家公司目前还未推出基于这一技术的新产品。