台积电40奈米接单传捷报，阿尔特拉（Altera）指出，将采用台积电最新推出的40奈米制程，投片生产多款中高阶FPGA产品，且明年亦将与台积电合作32奈米制程。

　　至于赛灵思（Xilinx）亦计划微缩制程至40奈米世代，年底前将交由联电代工。

　　半导体主流制程微缩至65奈米世代，光罩成本节节攀升，但晶片生命周期缩短，光罩使用一段时间后就要因应晶片功能的更动而修改电路，重开光罩成本又高达数百万美元，因此许多IC设计业者已逐渐舍弃使用传统开光罩投片的特殊应用晶片（ASIC），改为使用光罩数较少的结构性ASIC，或是利用可程式逻辑闸阵列（FPGA）等PLD产品来设计晶片。