为了领先竞争对手一步，TSMC最近宣布代工业中第一个40纳米工艺制程。这一步实际是由45纳米制程迈向32纳米的中间过程，也称半节点，台积电计划在09年下半年开始32纳米制程的量产。

　　作为全球最大的代工厂毫无退路可言，必须坚定地迈向先进工艺制程。但是它的客户受IC设计和制造成本急速上升的影响，却减缓釆用下一代先进工艺制程。

　　这种趋势可以在整个工业中反映出来，对于代工及半导体业的增长是负面的影响。

　　传统上，台积电对于每一种下一代先进工艺制程接点总会很快的跟进及扩大产能。但是当07年迈向45纳米时，台积电忽然发现客户对于先进制程的需求并不如之前那样迫切，连Gartner公司也认为目前代工的客户并不急于釆用先进的工艺制程。

　　为了减少风险，台积电目前对于先进工艺制程的产能仅维持在最低的水平，直到市场需求到来时，才会真正投资及扩充产能。

　　由于谨慎的投资策略，使得台积电总能保持高的毛利率。但是带来的是代工在先进工艺制程上的投资也明显减缓。难怪最近VLSI总裁，Dan Hutcheson表示，“全球代工可能已落在摩尔定律的后面，之前全球代工积极的尺寸缩小策略有点退缩。”

　　全球代工模式仍在盛行，但是贸易方式正在迅速改变。当1990年全球fabless刚兴起时，相应的代工业也以惊人的速度增长及兼并扩大。在那个时候，代工的制程技术至少落后于先进的IDM有2至3个工艺节点。但是即便在那个情况下代工仍能得到资金继续发展。

　　然而近来，先进的代工制造商如特许、台积电、联电、包括IBM都根据产业的上升及下降周期，灵活地扩充产能。由此使代工也同样进入工业周期的循环。

　　今日虽然大部分代工厂仍迈向先进的工艺制程，但是采用更为保守的策略。通常依据真正的市场需求才逐步扩充产能。当然也有例外，如中芯国际就不顾市场而继续扩充其产能。

　　Novellus的销售副总裁说，代工厂的做法是正确的，半导体工业并非都在增长，更要考虑利润率。所以应该更多的关注市场需求，而不是市场预测。

　　两难的抉择

　　无论代工或是IDM都看到未来的不祥之兆。IC设计、掩膜和工艺制造在推进每一步技术节点进步时的成本急速上升。但是代工又必须继续投入研发来跟踪，如高k金属栅等先进工艺制程，实际上蕴含的风险很大。

　　从好的方面看，即使客户采用先进工艺制程的速度减缓，但是对于成熟工艺，老的8英寸生产线仍有足够高的市场需求。

　　台积电与其竞争者似乎都清楚之间存在的矛盾，当下一波市场需求来临时，谁能具备真正的实力来满足需求变得非常关键。

　　台积电为此将它的运营分成两个组，分别相应于先进工艺和跟踪工艺制程；或者称先进工艺制程及主流工艺制程。

　　对于先进工艺制程的客户，台积电将继续推进工艺打包（technology envelop），如07年公布的45纳米制程技术，及最近透露的32纳米制程技术。显然，32纳米要等到09年之后，目前准备推出新的40纳米制程，用以衍接未来的32纳米制程。

　　实际上台积电能提供两类工艺；一种40G的通用工艺，另一种40LP是低功耗系列。其SRAM单元尺寸可能是全球最小，为0.242平方微米。其40纳米技术可以比65纳米的栅密度高2.5倍。从45纳米技术过渡到40纳米低功耗工艺可以降低功耗达15％以上。

　　而台积电开发的40LP更适用于漏电流灵敏的应用，如无线及移动电子产品。而40G的延伸应用可以包括如处理器，图形处理器及游戏机等芯片之中。

　　台积电的先进技术市场总监表明，台积电的设计流程可以帮助客户实现从45纳米开始，然后延伸进入40纳米制程，因为台积电的研发可以保证此类过渡是十分安全的。

　　40纳米制程采用193纳米浸液式光刻和超低k介质材料。逻辑电路系列可覆盖低功耗，三栅氧化层等，足以支持无线及移动电子产品等应用。无论通用和低功耗系列都能提供多个Vt器件和1.8V/2.5V的I/O，可满足各种不同的应用需求。

　　台积电还可以提供在40纳米半节点时硅片的多任务计划（即一个硅片上可同时进行多个项目，可降低成本），台积电的工艺还可以支持第三方IP和EDA五金|工具及台积电自己的IP。预计今年Q2将产出第一片硅片。台积电在去年推出45纳米工艺制程之前，实际上已经在06年的65纳米时也有55纳米半节点工艺，所以不能说这是代工的第一次半节点工艺制程。