晶圆代工龙头厂台积电 (2330-TW下单)先进制程再推进，率先推出40奈米制程，包括有高效能优势的泛用型制程(40G)，和低耗电优势的低耗电制程 (40LP)，并同时提供40奈米设计服务套件和矽智材等，预期最快第 2季首批采用40奈米的产品便会产出。

　　台积电继去年投产45奈米后，今年再次将45奈米制程微缩，推进至40奈米，不仅将晶片闸密度 (Raw gatedensity)提高到65奈米制程的2.35倍，低耗电制程的晶片运作量将较45奈米制程再减少15%。

　　微缩后的40奈米制程，与45奈米的SRAM效能相同，但40奈米制程的单位元面积却仅有 0.242平方微米，创下目前业界SRAM单位元尺寸和巨集尺寸最小记录；而目前也已有数10个客户进行产品设计。

　　面对新的40奈米制程，台积电先进技术行销处资深处长尉济时表示，晶片设计人员并不需要更改晶片设计准则，只要采用台积电的45奈米制程设计流程，便可直接获得40奈米制程的竞争优势。

　　除了最小尺寸和运作效能的优势下，台积电表示，40奈米的泛用型制程和低耗电制程均可搭配混合信号、射频和嵌入式DRAM制程，低耗电制程电更适用在对电晶体漏电高度敏感的通讯和行动产品等，泛用型制程则制用在高效能的 CPU、绘图处理器、游戏机、网路、可程式化逻辑闸阵列(FPGA)和高效能消费型产品等。

　　台积电也指出，目前第一波采用45、40奈米晶圆共乘服务的客户，已超过200个共乘座(Shuttle Block)，也将先由晶圆12厂来投产40奈米制程，未来将视客户需求再扩展到晶圆14厂，预估最快首批投产40奈米的产品将在第 2季产出。