意法半导体(ST)和CMP(Circuits Multi Projects)宣布，通过CMP提供的硅中介服务，大学、科研院所和公司可以使用意法半导体的45纳米互补金属氧化物半导体(CMOS)制造工艺进行原型设计。这项消息在巴黎举行的CMP用户年会上发布，会中集结了采用CMP多项目晶片服务的大学院校、科研机构或私营企业的代表。通过CMP的服务，他们可以委托芯片厂商小批量制造几十个到几千个的先进集成电路。

　　45纳米CMOS工艺的推出，是延续ST与CMP授权大学使用上一代65纳米和90纳米CMOS制造技术的成功合作。例如，目前已有100多家大学(欧洲大学占60%，美国和亚洲大学占40%)接受了ST的65纳米体效应互补金属氧化物半导体(Bulk CMOS)制造技术的设计规则和设计五金|工具。在CMP年会上，ST和CMP还宣布，CMP提供给大学的制造技术组合中增加了ST的CMOS 65纳米绝缘层上硅(SOI)制造技术。同一芯片，如果设计在SOI衬底上，其性能远远高于且(或)功耗远远低于在大块硅衬底上的设计。此外，SOI技术具有更高的抗辐射性，这使得它的应用范围更广，例如，SOI技术更适合航天航空应用。

　　据CMP总监Bernard Courtois介绍，近几年采用CMOS技术制造的产品的数量出现明显增幅。例如，采用90纳米CMOS设计的电路总数在2007年增幅接近100%，2007年总共有91个电路设计采用了90纳米CMOS，2006年为57个，2005年为32个，大多数大学都准备在设计项目中运用65纳米技术。