据日经BP社报道，在IEDM大会第二天的“Gate Stack Process II – Metal Gate/High K Integration”会议上，有关高介电率（high-k）绝缘膜/金属栅极（MGHK：metal gate/high-k)的论文相继发表。全部7篇论文中，半数以上（4篇）涉及以先行栅极工艺（Gate-first Process）为前提，使金属原子从绝缘膜上的金属氧化物（带隙层）和金属电极扩散出来，使功函数接近带边（Band Edge）的技术。

　　通过离子氮化区分pMOS和nMOS的制造

　　该技术需要为pMOS和nMOS分别制造绝缘膜上的带隙层和金属电极层，CMOS工艺的缺点是比较繁杂。在这一方面，比利时IMEC的发表由于可以大幅简化工序而备受关注。通过追加离子氮化时的掩膜工序将制作pMOS栅极和nMOS栅极的工艺区别开来。

　　该公司采用HfO2作为基础层——栅绝缘膜，采用Dy2O3作为带隙层。并在Dy2O3层的上部设计TaCx电极。通过离子氮化，使TaCx变成功函数较大的TaCxNy。未采用Dy2O3带隙时，TaCx和TaCxNy的功函数分别为4.4和4.8eV，增加带隙层之后，功函数则接近4.2/4.9eV和带边。虽然目前与带边的差距仍很大，不过该技术今后的发展动态值得关注。