Cadenc与ARM推出两种由它们联合开发的新的实现参考方法学，一种用于ARM11(TM) MPCore(TM)多核处理器，另一种用于ARM1176JZF-S(TM)处理器的低功耗实现，后者集成了ARM® Intelligent Energy Manager (IEM(TM))技术。针对这两款ARM处理器的这些Cadence参考方法学是两个公司紧密合作的成果，为设计多核、低功耗器件的共同客户提供了增强的设计解决方案。

　　“Cadence低功耗解决方案包括Encounter RTL Compiler和SoC Encounter GXL，通过它我们已能超越基于ARM处理器的ASIC设计工作的性能目标，”NEC电子美洲定制SOC解决方案工程部工程总监Ying F. Chang表示，“我们欢迎ARM与Cadence合作，以提供加速和简化低功耗ARM处理器交付的流程。”

　　ARM11 MPCore多核处理器是第一款具有ARM11 MPCore多处理技术的处理器，它同时为性能和功耗管理提供了一个灵活的解决方案，可满足多核设计的要求。

　　“用于ARM11 MPCore多核处 
理器的参考方法学提供了高性能的参考流程，能提供可预测、低风险的多处理器配置实现，”ARM技术营销副总裁Keith Clarke表示，“ARM11 MPCore处理器和低功耗ARM1176JZF-S处理器流程都经ARM Artisan® Physical IP进行了预先验证，以便优化ARM可综合处理器IP的实现。”

　　基于ARM1176JZF-S处理器的低功耗参考方法学提供了支持IEM技术所需的增强特性，并支持IEM技术采用的动态电压(Dynamic Voltage)和频率调节(Frequency Scaling (DVFS)硬件方法。IEM技术已被证明可减少超过60%的CPU能耗。

　　这些参考方法学包容通用功率格式(Common Power Format , CPF)，可实现功耗域、功耗模式、电平转换和隔离规则的清楚详述，以使先进低功耗设计方法自动化。这些方法学充分利用了Cadence® Low-Power Solution的许多产品，包括Cadence SoC Encounter(TM) RTL-to-GDSII系统，全局综合Encounter® RTL Compiler，Encounter Conformal® Low Power，及VoltageStorm®电源|稳压器线分析。

　　“这些合作开发的参考方法学在多处理和功耗方面为设计下一代消费器件的客户提供了重大的益处，这些器件要求性能和出色的功耗管理，”Cadence产品营销副总裁Mike McAweeney表示，“工程团队使用这些参考方法学有助于减少定制设计的流片时间，从而获得可观的上市时间和成本收益。”

　　ARM和Cadence是ARM Connected Community 的成员，它们将在开发这些用于低功耗和多处理应用的先进流程中获得的广泛经验，充分利用于最新ARM处理器、Cortex(TM) A9处理器和ARM Cortex-A9 MPCore多核心处理器新参考方法学的开发中。这些参考方法学计划在2008年上半年发布这些新处理器时推出。