明导国际 (Mentor Graphics) 日前宣布其HDL Designer Series设计环境已新增多套RTL编码规则库以支持Altera和Xilinx等业界主要FPGA厂商的可程序逻辑组件，并将会整合并行设计检查功能。

　　HDL Designer Series是唯一能于设计输入过程同时执行先进设计检查的工具，对于Reuse Methodology Manual 3.0以及Altera和Xilinx组件规则集的支持将进一步巩固其优势。并可经由快速精确的分析和错误辨识来减少错误机率，其适用范围不仅涵盖普通HDL程序代码，还包括特定厂商的FPGA规则。

　　Altera负责主管EDA合作业务的Jim Smith表示：「此设计检查功能让设计人员按一下鼠标就能轻松应用RTL编码规则。这能确保设计完全符合Altera的组件规则集要求，进而让客户避免许多常见错误，同时获得最理想的设计结果和组件效能．

　　HDL Designer静态检查技术让工程师在设计流程初期找出潜在的HDL设计问题，进而帮助厂商尽早解决潜在的设计错误，不要等到修复成本更昂贵的流程后期才开始处理这些问题。除了找出所有可能的一般性HDL设计问题外，设计人员还能以Altera和Xilinx厂商组件规则集做为参考标准，再利用新版HDL Designer Series工具检查其HDL程序代码的精确度。