据日经BP社报道，富士通研究所和富士通自主开发出了模拟LSI布线平坦化工序的CMP（chemical mechanical planarization）模拟器。该模拟器2007年4月开始在富士通LSI制造现场用于检查和改进300mm晶圆的90nm和65nm工艺数据。当检查结果不令人满意时，可变更虚拟模型的插入方法等。富士通表示，成品率由此得以改进的芯片已达到数种以上。

　　CMP模拟器此前已推出多种市售产品。但富士通表示，这些产品几乎都没有在实际的LSI制造现场使用，因此精度目前都很低。而此次开发的模拟器则不同，布线高度的模拟计算值和实际芯片测定值的误差只有平均5％以下，最大也不过10％（采用90nm工艺时）。

　　富士通表示，为了能够在开发现场使用，对此次的CMP模拟器进行了许多改进，主要分为两个方面：一是提高精度，另一个是提高易用性。对于前者，比如在考虑周边影响时，不仅能够显示金属的密度，而且还可显示周围的模型形状。这是因为即使密度相同，金属模型的大小有时也会不同，进行CMP处理时会出现误差。

　　另外，对于现有的CMP模拟器不太重视的镀金部分的模拟问题，也结合富士通的工序进行了优化（对镀金和研磨两种工序也进行模拟）。另外，还可实现考虑了不均匀因素的模拟。比如，模拟晶圆上不同位置的CMP效果等。

　　在易用性方面，比如，能够读入设计最终数据——GDS-II文件。另外，还可假想性地设置虚拟模型来模拟。能够在无需逐一变更GDS-II文件的情况下，尝试多种改进方案。

　　此外还开发了可确认CMP的中间及最终结果的GUI。镀金及研磨虽然以20～40μm×20～40μm的范围逐一模拟，但能够以1个芯片为单位来显示。可进行从正上方看芯片的二级显示（高度以不同颜色表示）、从斜上方看的三级显示，以及按某线切割芯片的断面显示。