印度理工学院和加尔各答的一所学院共同提出一项电路布局，伊利诺伊扫描结构中以故障覆盖率为主导的技术，这种结构过去在高密度电路中缩短了测试时间和减少了测试数据量 。

　　研究人员S. Banerjee, D.R. Chowdhury 和B.B. Bhattacharya介绍说，他们提出一种新的方法可以在大大缩短扫描连线长度的同时提高故障覆盖率。他们称，实验结果在不同基准电路中显示了所提出的技术的通用性。

　　为了使用伊利诺伊扫描结构达到高故障覆盖率，ILS段选择还需对扫描触发器进行正确的排列和组合，由于在硅片上的触发器的物理位置是在设计的初期还未插入扫描链的时候就决定，所以前面所述的信息提高了线路的复杂性并且还要用更多的扫描链。

　　研究人员不是提出电路布局方式和故障覆盖率驱动的ILS设计，而是根据几何位置在ILS段中划分触发器，与此同时，并行地安置触发器，这是由利用测试数据对应位中最小的对立关系以提高广播方式中的故障覆盖率来决定的。因此，可以减少在串行模式中需要的测试图的数目。

　　“我们提出的方法显著地缩短了测试应用时间，同时，达到了更高的故障覆盖率”，研究人员介绍说。“在扫描单元中，可以通过进一步对ILS段的排列组合来降低开关式电源|稳压器的消耗。这种方式也允许用户选择所需ILS段的数目来达到所需的连线数目，测试应用时间和故障覆盖率”。

　　他们的ILS结构的电路布局设计技术解决了触发器的物理位置和提供了故障覆盖率和测试应用时间/测试数据量以及连线消耗之间的折衷问题。