TD-SCDMA DFE参考设计解决方案一方面为开发人员减少了设计风险,同时也为数字射频应用提供了从概念到生产快速面市的途径。IP库中隐含的信号处理功能,可保证满足3GPP的标准,对IP库用户来说,这些功能的复杂性被隐藏起来,因此方便他们迅速上手。考虑到每小区单载波单天线到6载波8天线的多种天线和载波配置的复杂性,使用这一方法可使开发人员节约数月/人的算法开发时间和数年/人的硬件开发时间。
关于赛灵思TD-SCDMA DFE参考设计解决方案
TD-SCDMA DFE参考设计解决方案基于可提供高成本效益DSP处理能力的赛灵思高性能Virtex-4平台FPGA,该方案提供了比竞争解决方案更低的单信道成本(cost-per-channel)。此外,Virtex平台FPGA支持现场升级能力,从而使基站能够更容易适应不断演化的技术和标准。
TD-SCDMA DFE参考设计支持每天线多达6个载波,并提供灵活的中频输入或输出。数字上变频器(DUC)的性能亮点包括:EVM为1.6% RMS,相邻信道泄漏比(ACLR)>80dB,占用带宽>99.9%。数字下变频器(DDC)模块提供相邻信道选择性(ACS)>75dB,隔离(blocking)>80dB以及信号路径延迟低至仅14.9微秒。
价格和供货情况
得到许可的客户现在即可免费获得赛灵思TD-SCDMA DFE参考设计。赛灵思ML402开发板和XtremeDSP Virtex-4(DO-DI-DSP-DK4)开发套件可以分开购买。