工程经理们一致认为，硬件/软件的协同设计已经成为未来设计项目的关键首要步骤。

    在近日举办的第三届美国东海岸EDAC(EDA大会)的专家小组讨论会上，众多高级工程经理对这一问题进行了讨论。他们提出目前硬件和软件协同设计的方法还有许多令人不能满意的地方。

    部分问题是如何对协同设计进行确定。初创公司Siliance的总裁Rich McAndrew说，系统级的设计、验证和确认需要一种一致的方法。“复杂性正推动着对硬件/软件协同设计的需求，” McAndrew说，“目前，它本质上是一个方法问题。”

    ADI公司系统级集成事业部的高级经理D. Sreenivasa Rao指出，“消费电子时代的设计改变了每一件事物。”在去年的专家小组讨论会中，与会人员就敦促供应商要赶上消费电子时代的要求。

    Rao负责消费类和通讯类系统级芯片的芯片级和系统的整合，他表示，即使整个系统曾经有过一次协同设计，解决系统级芯片也不能获得成功。“从设计项目的开始就应用硬件/软件协同设计是重要的 。但是目前的工具虽然允许更高水平的提取，却不能处理这样的详细信息，这些信息能构成或破坏在寄存器传输级的设计。

    “现在我们不能把无时序测试基准的模型与有时序的RTL模拟结合起来，” Rao表示，所以“最好是把一种模块的方法应用于系统级的建模中。”

    Rao注意到在目前的设计工具中，有两点存在很多问题的缺陷：算法验证能力和C到RTL的确认。“在模拟器件中， 硬件工程师不是仅仅在走廊里向软件设计工程师礼貌地点头。在采用硬件/软件协同设计这一方法的一开始， 短上市时间的性质和有效地在一起工作的摩尔定律就会推动着双方，”他表示。

    Rao也要求设计工程师们要能识别系统级芯片设计中的子系统，并能构想出提取它们的形式。 Rao在ADI的职责是处理IP模块的设计复用，作为一个三阶段计划的一个部分，在他写给质量管理中心杂志的一篇论文中详细介绍了他的工作。

    SiCortex公司的工程副总裁Bob Supnik认为，虽然像System C这样的语言能解决一些系统级行为提取问题， 但仍然存在 “RTL速度仿真和SystemC之间的三到四项因素的巨大差异。”

    Supnik表示，他已在SiCortex开始应用一种新颖的硬件/软件协同设计的方法，来使不必要的软件程序最小化，从而使新的服务器增加速度，并降低功耗。

    参与VAX微处理器Alpha 程项目芯片设计的一位资深工程师Supnik 补充，“没有更专有的语言，它们在经济上就没有意义。”

    他也支持Rao对于系统级设计模块方法的看法。Supnik表示，“即使在目前的芯片设计中引入多个内核，要首先解决一个内核的硬件/软件协同设计挑战，然后，你才能解决四个内核的协同设计挑战，”

    Teradyne公司的首席工程师和SystemC建模设计师Vlad Kheyfets认为，硬件的协同验证已在RTL中完成。“因为它太针对具体的工艺技术，仿真不能奏效。"他也要求把更好的工具用于C到RTL的确认方法。

    总裁Ian Kersley补充说，协同设计的目标是清楚的，“首先，你能加速运行系统驱动软件的开发；其次，你能增加对流片前硬件的信心；第三，简化了硬件/软件的集成。”