王华 于军 周文利 王耘波 谢基凡 周东祥 朱丽丽
摘要:介绍了铁电场效应晶体管(FFET)的基本结构、存储机制、制作方法,综述其结构设计的改进、铁电薄膜在FFET中应用的进展情况,探讨围绕铁电薄膜材料、过渡层、结构设计、不同成膜方法及工艺对FFET存储特性的影响,对FFET的研究现状和存在的一些问题进行评述。
关键词:铁电薄膜;铁电场效应晶体管;存储特性
中图分类号:TN304.9 文献标识码:A
文章编号:1001-2028(2000)02-0019-03
铁电薄膜材料具有良好的铁电性、压电性、热释电性、电光及非线性光学特性,在微电子学、光电子学、集成光学和微电子机械系统等领域有广泛的应用前景,成为国际上新型功能材料研究的热点之一。特别是随着铁电薄膜制备技术的一系列突破,成功地制备出性能优良的铁电薄膜,工作电压可在3~5 V,可与Si或GaAs电路集成,铁电薄膜制备工艺与IC工艺兼容成为可能,极大地促进了铁电薄膜的制备与器件应用研究的发展〔1,2〕。在这些器件中,铁电场效应晶体管(FFET)不仅具有快速开关、高密度、永久性、抗辐射的特点,而且实现非破坏性读出,引起了铁电学家们的极大关注,并进行了广泛的应用基础研究〔3~9〕。本文综合近年来国内外有关铁电场效应晶体管的研究报道,介绍FFET结构、存储原理及铁电材料在FFET中的应用进展。
1 FFET基本结构及存储机制
FFET单元基本结构为MFS-FET结构,即用铁电薄膜取代MOS-FET中的栅介质层,利用铁电薄膜的极化状态调制半导体表面状态,从而调制晶体管源、漏极间的导通状态,区别逻辑态“0”和“1”,以达到存储信息的目的。如图1所示。
图1 n沟道FFET基本结构示意
当大于矫顽场的外加正向电压加在栅极上,铁电薄膜产生正极化,电场指向半导体表面,吸引负的补偿电荷到半导体表面。对于n型硅衬底,表面呈积累态,FET器件处于关断状态。当大于矫顽场的外加负向电压加在栅极上,铁电薄膜产生负的极化,吸引正的补偿电荷到半导体表面,n型硅表面呈耗尽直至反型,此时沟道导通。如果源、漏加上偏压,可产生电流Ids。因此,对应于铁电薄膜的正、负极化态,硅表面分别呈积累、反型两种状态,当源、漏施加电压时,FET呈关断和导通两态,铁电薄膜的两个极化状态是同样稳定的,对应的半导体表面稳定,这时FFET的通、断就可实现二进制“0”和“1”的存储,FFET的这种存储机制称为极化型存储〔10〕。
如果铁电体/半导体(F/S)界面存在施主和受主界面态,对应正向外加极化电压,沿电场方向运动到界面的负的电荷将被陷于受主界面态,而在硅表面产生正的感应电荷,此时n型硅表面不是积累态而成为耗尽甚至反型,沟道本应关断反而导通。相反,对应负向外加极化电压,沿电场方向运动到界面的正的电荷将被陷于施主界面态,因而在硅表面产生负感应电荷,此时硅表面反而呈积累态,沟道关断。这样,沟道通、断存储的外加极化电压信息就与极化型存储的完全相反,FFET的这种存储机制称为注入型存储〔11〕。
两种不同的存储机制对应两种不同的F/S界面状态,其C-V特性是不同的:极化型存储对应的MFS结构p型衬底的C-V曲线回滞方向为顺时针,n型衬底的则为逆时针。而注入型存储对应的C-V曲线回滞方向则完全相反。
2 几种FFET结构类型
2.1 MFS-FET
Y.S.Wu〔3〕在1974年制作了第一个MFS-FET,其栅极为Bi4Ti3O12铁电薄膜。这以后很多铁电材料,如BaMgF4,(Ba,Sr)TiO3,Pb(Zr,Ti)O3等均被用作MFS-FET的栅极铁电薄膜材料。但由于F/S之间存在着界面反应和互扩散,测得的C-V曲线一般为电荷注入型〔4,5,12〕,这种注入型存储是不能永久存储的,这是由于铁电薄膜中注入了载流子,与剩余极化电
荷全部或部分抵消,这时半导体表面便不会产生诱导电荷,也就失去了使沟道导通或截止的条件,MFS-FET便失去了存储功能。保持时间短成为一个十分严重的问题。
2.2 MFIS-FET
为了防止半导体表面载流子向铁电薄膜中注入,许多人采用在铁电薄膜与半导体之间加入过渡层,以减少界面态,实现极化型存储。已有很多文献报道了这方面的工作。如:Al/SrBi2Ta2O9/CeO2/Si〔6〕,Au/PZT/SiO2/Si结构〔7〕,金属/PbTiO3/CeO2/Si结构〔8〕,金属/BIT/CaF2/Si结构〔11〕均实现了极化型存储。通过加入这些过渡层的方法,铁电场效应晶体管的存储特性得到了一定程度的改善,但还没有从根本上解决铁电体/半导体界面、退极化、漏电流和疲劳等直接影响铁电存储器件存储特性的根本问题。
2.3 全钙钛矿结构的铁电场效应晶体管
Watanabe等人〔9〕采用PLZT和钙钛矿结构的半导体材料(掺Sr的La2CuO4),分别作为栅极绝缘体和栅区半导体,在绝缘体基片SrTiO3(100)上制作了铁电场效应管的原型,据称其信号保持时间可达一月左右。但这种结构的铁电场效应晶体管由于是制作在绝缘体基片上的,所以在与半导体集成电路工艺的兼容性方面存在问题。Mathews等人〔14〕报道了PZT/LCMO(La0.7Ca0.3MnO3∶p型半导体材料)外延异质结,并由此制作出全钙钛矿结构的铁电场效应晶体管(PZT/LCMO FET),如图2所示。这种全钙钛矿结构由于其F/S界面的结构匹配,对改善界面态,提高保持力有较大潜力。
图2 全钙钛矿结构FFET示意
3 铁电薄膜在FFET中的应用
3.1 Bi4Ti3O12 铁电薄膜
层状钙钛矿结构Bi4Ti3O12(简称BIT)薄膜的晶格常数a=0.541 nm,b=0.545 nm,c=3.280 nm,该晶体有两个自发极化方向,在a轴方向,其剩余极化Pr约为50×10-6 C/cm2,c轴方向Pr约为4×10-6 C/cm2,a、c轴方向矫顽场分别为50×103 V/cm和(3~5)×103 V/cm,a、c轴方向的平均介电常数为100~200。BIT薄膜材料的晶格常数与单晶硅能很好地匹配,在许多文献报道中,均将BIT直接淀积在Si基片上,所得BIT薄膜一般都无明显c轴取向,测得的C-V曲线一般为电荷注入型〔4,5,12〕。近年来,已在多种单晶衬底上外延生长出c轴取向的BIT铁电薄膜〔5,6,15〕,其C-V曲线为极化型,表明界面态有所下降,但其剩余极化强度Pr小于10×10-6C/cm2,记忆窗口较窄,且疲劳特性不好,在108次开关后,Pr下降较大。
3.2 Pb(Zr,Ti)O3铁电薄膜
Pb(Zr,Ti)O3(简称PZT)铁电薄膜,是迄今研究得最多的铁电薄膜之一,它具有较大的剩余极化Pr为(45~50)×10-6C/cm2,较大的介电常数,是比较成熟的铁电材料,商用FRAM多选用它。但在高温淀积PZT薄膜时,PZT与半导体硅基片存在着较严重的界面反应和互扩散,所以在FFET中,不宜直接采用PZT/Si结构,往往在两者之间加入过渡层,使之成为MFIS-FET结构,如M/PZT/CeO2/Si〔8〕,M/PZT/CaF2/Si〔10〕,M/PZT/SiO2/Si〔7,13〕。过渡层的加入,有效缓解了电荷注入问题,削弱了束缚极化电荷对硅中载流子的影响。图3与图4对照可见SiO2的引入对改善C-V特性的作用。但高的漏电流和严重的疲劳仍是亟待解决的问题。
图3 Au/PZT/Si(p型)C-V曲线
图4 Au/PZT/SiO2/Si(p型)C-V曲线
3.3 SrBi2Ta2O9铁薄膜
SrBi2Ta2O9(简称SBTO)为层状钙钛矿结构,其晶格常数为a=b=0.39nm,c=2.51nm,SBTO铁电薄膜的最大优势在于具有很高的疲劳耐久性,一般109次开关之后仍无疲劳出现,是迄今疲劳物性最好的铁电薄膜材料,其漏电流密度一般低于10-8A/cm2,具有良好的电绝缘性能,成为FFET热点候选材料之一.K.Amanuma等人[16]采用溶液喾法制备的SBTO薄膜,其剩余极化强度Pr=10×10-6C/cm2,矫顽场强Ec=38×103V/cm.P.C.Joshi等人[17]的研究表明,当W(Bi2O3)超过30%时,所得薄膜性能最好.Takashi Hayashi等人[18]则对MOD方法与sol-gel方法制备SBTO薄膜进行了对比研究,表1为其结果.
表1 SBTO的介电特性(800℃,1 h)
制膜方法 | ![]() | εr | tgδ | ![]() | ![]() |
MOD(A) | 300 | 140 | 0.04 | 2.0 | 73 |
MOD(B) | 400 | 180 | 0.03 | 4.5 | 60 |
sol-gel (c轴取向) | 90 | 78 | 0.05 | 1.6 | 110 |
sol-gel (无取向) | 390 | 100 | 0.06 | 2.8 | 108 |
Ichiro Koiwa等人〔19〕用化学液相沉积和sol-gel方法制备的SBTO铁电薄膜在3×1012次开关之后仍未出现疲劳。Tadahiko Hirai等人〔6〕用MOD方法制成了Al/SrBi2Ta2O9/CeO2/Si(n沟道)结构的FFET。从目前来看,各种方法的成膜温度都比较高,不利于与半导体工艺兼容。特别是从用于FFET器件来考虑,SBTO/Si界面问题,薄膜材料与半导体工艺的兼容等问题都有待深入研究。 4 结束语 FFET由于其突出的优点,一直受到科学家们极大的关注。多年来虽在各方面取得了可喜进展,但要真正实现FFET存储器的实用化,还有一系列问题需要研究解决,如:铁电体/半导体界面状态的控制、退极化、漏电流与保持力及它们之间的相互关系等问题。这些问题之间相互关联,互为因果,所以要从根本上解决这些问题,还必须从铁电薄膜材料的选择、材料的优化组合、制备工艺的优化、缓冲层的选择及优化组合、电极材料的选择、FFET结构的选择及器件结构设计与应用等方面进行深入的研究。 (编辑:傅成君) 基金项目:国家自然科学基金资助项目(69771024) 参考文献: 〔1〕 Scott J F,Araujo C A.Ferroelectric memories〔J〕.Science,1989,246:1400~1405. 收稿日期:1999-11-08 |