理解及较为准确预测晶圆电测良品率的能力是对一个赢利且可靠的芯片供应商的基本要求。多年来，许多把工艺制程、缺陷密度和芯片尺寸参数与晶圆电测良品率联系起来的模型被开发出来。图6.12给出了四种良品率模型的公式。每一个将不同的参数和晶圆电测良品率联系起来。随着芯片模尺寸的增大，工艺制程步骤的增加，以及特征工艺尺寸的减小，芯片对较小缺陷的敏感性增加了并且更多的背景缺陷变成了致命缺陷。

a.指数函数
b.Seeds
c.Murphy
d.负二项式

Y=合格芯片模数与总芯片模数的比例
A=芯片模面积
D=缺陷密度
n=光刻步骤数
r=晶圆半径
*=群数因子(通常=2)

图6.12 晶圆电测良品率模型

指数函数模型。指数关系（图6.12a）是最简单也是最早被研究出来的良品率模型之一。5它适用于包含多于300个芯片模的晶圆并且是低密度的中度集成电路。这个模型没有象SEEDS 模型一样考虑边缘芯片模的因素。指数模型是一个有价值的学习工具，它清楚地给出了芯片模面积，缺陷密度，和晶圆电测良品率之间的主要关系。记住e常数的值为2.718对理解这个数学是有帮助的。从这个指数模型看出，任何芯片模面积或缺陷密度的增加将使等式右边的分母增加，从而导致晶圆电测良品率下降。

SEEDS 模型。SEEDS 模型为晶圆电测良品率的预测引入了两个附加的参数，工艺制程步骤数（n）和晶圆半径与芯片模尺寸关系r（r和a）。在大多数良品率模型中，工艺制程步骤数（n）实际上使用光刻制程步骤数。经验指出光刻制程带来的缺陷点最多，因此直接对电测良品率造成影响。

MURPHY 模型。MURPHY模型可能是应用最广泛的良品率模型（见图6.12c和图6.13）。尽管没有考虑到工艺制程步骤数的影响，对大规模，特大规模，及超大规模等级的集成电路，它仍然是一个很好的良品率预测工具。

%良品率 缺陷/平方英寸

芯片模面积X103 英寸
图6.13 MURPHY良品率模型，芯片模良品率与芯片模尺寸缺陷密度的函数关系

负二项式模型。SIA 国家半导体技术路线图已经在使用负二项式模式。

Y=（1+AD/*）-*

这个模型引入了一个群数因子（*）。它和芯片上的缺陷群相关。它随着工艺制程数量的增加而增加，相当于建立了一个工艺复杂程度因子。不同的工艺有不同的值，但是在NTRS的预测中使用的值为2。6
没有任何两个复杂电路在设计和工艺上是可比的。不同公司使用不同的工艺制程，基本的背景缺陷密度也不一样。这些因素使的开发一套精确通用的良品率模型非常困难。大多数的半导体公司拥有自己特有的良品率模型，这些模型反映了它们各自的生产工艺和产品设计。但这些模型都是和缺陷直接相关的。因为它们都假定所有晶圆生产工艺是受控的，并且缺陷水平是所用工艺固有的。这里面不包含重大的工艺问题，例如工艺气体罐的污染。
在所有模型中使用的缺陷密度并不是通过对晶圆表面进行光学检查所得到的缺陷密度。良品率模型中的缺陷密度包含了所有情况；它包含了污染，表面及晶体缺陷。进一步，它只是估计能损坏芯片模的缺陷：“致命缺陷”。落在芯片非重要区域的缺陷不在模型的考虑范围内，在同一敏感区的两个或两个以上的缺陷不被重复计算。
另外一个需要了解的重要方面是，良品率模型得出的良品率是基于工艺制程基本受控的前提。实际上不同晶圆的电测良品率会有变化，因为晶圆生产工艺存在着正常的工艺制程变异。图6.14是一个典型的晶圆电测良品率的图表。其中晶圆13的电测良品率远低于正常范围。对于这种情况，工艺工程师会寻找某些灾难性的工艺制程失误，比如说超标的层厚或太深或太浅的离子注入层。

电测良品率 由缺陷密度变化形成的正常良品率范围
由灾难性工艺问题造成的极低良品率 晶圆#
图6.14 晶圆电测良品率图表

封装和最终测试良品率

完成晶圆电测后，晶圆进入封装工艺。在那里它们被切割成单个芯片模并被封装进保护性外壳中。这一系列步骤中也包含许多目检和封装工艺制程的质量检查。
在封装工艺完成后，封装好的芯片模会经过一系列的物理、环境和电性测试，总称为最终测试（final test）。（工艺、检测和最终测试的细节在第18章中介绍。）最终测试后，第三个主要良品率被计算出来，即最终测试的合格芯片模数与晶圆电测合格芯片模数的比值。

整体工艺良品率

整体工艺良品率是三个主要良品率的乘积（图6.15）。这个数字以百分数表示，给出了出货芯片模数相对最初投入晶圆上完整芯片模数的百分比。它是对整个工艺流程成功率的综合评测。

整体良品率公式
(晶圆生产厂良品率) (晶圆电测良品率) (封装良品率) = 整体良品率

#晶圆出 #合格芯片模 #通过最终测试的封装器件
----------------------- X ----------------------- X ------------------------- = 整体良品率
#晶圆投入 #晶圆上的芯片模 #投入封装线的芯片模

图6.15 整体良品率公式

整体良品率随几个主要的因素变化。图6.16列出了典型的工艺良品率和由此计算出的整体良品率。前两列是影响单一工艺及整体良品率的主要工艺制程因素。

集成程度 产品成熟度 晶圆生产厂 电测 封装厂最终测试 整体良品率
良品率 良品率

超大规模集成电路 成熟
超大规模集成电路 中等
超大规模集成电路 新品
大规模集成电路 成熟
分立器件 成熟

图6.16 不同产品的典型良品率

高
良品率 中
低
产品启动 工艺开发 成熟 下降
时间

图6.17 良品率相对工艺成熟水平的变化

第一列是特定电路的集成程度。电路集成程度越高，各种良品率的预期值就越低。更高的集成度意味着特征图形尺寸的相应减小。第二列给出了生产工艺的成熟程度。在产品生产的整个生命周期内，工艺良品率的走势几乎都呈现出S曲线的特性（图6.17）。开始阶段，许多初始阶段的问题逐渐被解决，良品率上升较缓。接下来是一个良品率迅速上升的阶段，最终良品率会稳定在一定的水平上，它取决于工艺成熟程度，芯片模尺寸，电路集成程度，电路密度，和缺陷密度共同作用。如果产品的产量进入下降期，由于设备的老化和工程力量投入的减少，良品率通常开始下降。
图6.16中的数据显示，对于简单成熟的产品，整体良品率可能在很低良品率（对于设计很差的新产品可能会是零）到90%的范围内变化。半导体制造商把它们的良品率水平视为机密信息，因为从工艺良品率直接就可以得出相应的利润和生产管理水平。
从表中数据可以看出晶圆电测良品率是三个良品率点中最低的，这就是为什么会有许多致力提高晶圆电测良品率的计划。有一段时间晶圆电测良品率的提升对生产率的提高产生最大的影响。更大和更复杂的芯片模（例如兆位级的存储器）的出现使得诸如设备持有成本（见第15章）等其他因素被加入到提高生产率的范畴。百万级芯片时代要求的成功是晶圆电测良品率需要在85到90%的范围。7

关键概念和术语

封装和最终测试良品率 典型整体良品率
缺陷密度 晶圆生产厂良品率要素
MURPHY良品率公式 晶圆电测良品率要素
整体良品率要素 晶圆电测良品率公式
三个主要良品率点

复习问题

1. 指出半导体生产工艺中的三个良品率测量点。
2. 在三个良品率点中，通常哪一个最低？
3. 指出如果下列情况出现，晶圆电测良品率是上升还是下降：
a. 改用更大直径的晶圆
b. 缩小芯片模尺寸
c. 增加工艺制程步骤
d. 减少缺陷密度
e. 增加芯片模密度
4. 假使1000片晶圆被投入工艺流程，其中875片到达晶圆电测，那么累积晶圆厂良品率是多少？
5. 一个工艺流程拥有82%的晶圆生产厂良品率，47%的晶圆电测良品率，及92%的封装和最终测试良品率，计算整体良品率。
6. 你认为哪种情况下整体良品率最高，一个22步的大规模集成电路工艺或一个33步的特大规模集成电路工艺？