.. 尽可能地将电路划分成一组相同或相似的模块,采
用规划性结构的设计，达到简化设计的目的
.. 适用于设计的各个阶段和层次
.. 系统级采用公用的电源、地线、时钟和总线
.. 在RTL级可以调用功能块来组成
.. 逻辑级的门和寄存器单元采用一定的标准来规范
.. 电路级，多数晶体管级可以采用相同尺寸，且进行优化
设计
.. 版图设计，规则地布局，尽可能采用重复的版图单元，
提高设计效率。如基于标准单元的版图设计，电路结构
（典型、规则）和版图形式（等高不等宽、引线脚等）