低功耗IC设计标准CPF（Common Platform Format）1.0版本将于2007年1月底成为产业组织Silicon Integration Initiative（Si2）参考标准规格之一，再度为前进成为IEEE标准跨出一步。Cadence执行长Mike Fister近日与台湾晶圆厂台积电、联电进行密集业务性拜访，新任策略长徐季平也同行。徐季平表示，目前CPF是相对完整规格，对于竞争对手力拱的另一规格UPF（Unified Power Format），他则形容：还落后1年半。 
      随着制程演进及芯片系统设计愈趋复杂，耗电及功率问题成为IC设计业者及晶圆厂同样关切的话题，电子设计自动化（EDA）业者扮演2者之间桥梁，责无旁贷成为提出解决方案号召者。Cadence在2005年中发起CPF标准并开始投入研发资源，到2006年第三季为止，共计20家半导体业者包括AMD、安谋、NXP、Freescale、Applied Material、富士通、台积电、NEC及ATI等大厂加入CPF发起组织。
      徐季平表示，低功耗议题过去在产业界就像是黑洞，但现在多数业者已体认到问题的严重及必要性，因为不解决功率问题，IC不是效能问题，而是根本无法运转。CPF目前采取开放架构，愈来愈多成员参与，1.0版本目前已可顺利上线运作，甚至部份客户使用1.0版本找出设计漏洞，足以证明其效能相当不错。
      他认为，2007年是CPF的关键年，过去1年半CPF规格处于共同开发阶段，但2007年1月底起CPF将正式提供给Si2成为业界参考标准，也就是说，CPF将正式从孕育的摇篮中走出来，未来版如何持续向前走将取决于业界共识。
      事实上，不仅Cadenec关注低功耗设计议题，另一业界标准则来自于UPF，支持者包括德州仪器、诺基亚、新思、明导和Magma。而产界组织Si2会长兼执行长Steve Shulz也曾公开呼吁，期望未来低功耗标准能够结合CPF和UPF优点。不过，各阵营之间彼此如何打破心态上成见，寻求最终标准方案，仍是未定数。
      徐季平表示，他认为CPF相较之下已进展至1.0版本，对设计业者来说，CPF 1.0就像是消费产品中的iPod，已成为必要之需（must have），相较之下，UPF未来要走的路还相当远，进展似乎还落后于CPF 1年半，他对CPF优于UPF的看法相当明确。Cadence此行除了策略长徐季平来台，执行长Mike Fister也短暂停留，拜访台湾主要客户台积电、联电及设计公司，强化业务伙伴关系。