如果你认为EDA工具完全是为了解决IC和电路板设计问题，那么，你的思维就太狭隘了，Gartner Dataquest的分析师在日前举办的设计自动化大会(DAC)的发言中说，EDA工具要解决的系统级芯片设计中的最大问题是嵌入式软件开发问题。

    Gartner Dataquest的设计和工程管理副总裁Gary Smith及研究副总裁Daya Nadamuni均在年度Gartner Dataquest举办的DAC预备招待会和简报会上强调了软件的重要性。Smith着重谈了软件开发的成本，而Nadamuni重点谈了多内核SoC的编程挑战。

    设计成本增加，都是软件惹的祸！

    据Smith观察，EDA行业多年来为保持IC设计的成本相对稳定作出了贡献，尽管复杂性直线上升，但是EDA工具的成本在1000万到2000万美元之间。“业界对降低设计成本发挥了突出作用，”他说，“但是，因嵌入式软件问题，设计成本呈现增加的趋势。” Smith言简意赅地说：“一切都归咎于软件，我们太愚蠢！”

    Smith注意到，软件设计团队日益庞大而软件生产率并未因此而提高。可编程已经取代功率问题，成为妨碍摩尔定律继续发挥作用的瓶颈，他说：“软件成本现在正把我们置于死地，对此，我们必须有所作为。”

    RTL工具正日益普及，预计年增长率将有幸达到5%，他指出，IC CAD的增长率正受到可制造性设计(DFM)兼容工具的驱动，但是，如果半导体制造商转向采用32nm受限设计规则(RDR)的话，其增长将放缓。那么，增长机会在哪里？

    Smith注意到，公司内部工具(in house tool)的应用正呈现快速增长的势头。去年，大约27%的工程师表示他们采用内部工具；今年，总数已经上升到38%。许多内部开发的工具就是系统设计工具。

    Smith表示：“去年，电子系统级(ESL)设计确实开始起飞，我们注意到其良好的增长势头。”但是，总的市场规模一直波澜不惊。Smith说，目前大约有1百万设计工程师，其中18%为ASIC设计工程师，32%为系统设计工程师，而50%是嵌入式软件工程师。只有占总数区区4%的工程师正在做系统级设计。

    人们会为新的工具买单吗？Smith表示，系统设计工程师可能最多每位出12万美元；而嵌入式系统软件工程师目前每位花费1.5万美元在工具上，每位最多愿意为工具花4.5万美元，以解决协同设计问题。

    Smith说，“协同软件编译器”是设计技术中的头号“杀手应用”。这样的编译器，会有助于设计工程师编写多内核SoC的程序。EDA供应商是提供此类编译器的最佳“人选”，因为他们最了解协同软件编译器。

    Smith分析说，最具杀伤力的应用将是“架构工作平台”，其中一个例子就是Mathworks公司的Matlab。所有设计将从架构工作平台开始，Smith表示，用户不必是硬件或软件工程师，他们将是“电子工程师”。

    Smith对EDA供应商的代表说：“跳出IC设计的禁锢，脱下你的IC眼罩，软件是最大的问题，这才是痛苦的所在。”

    解决多内核编程难题

    Nadamuni注意到，越来越多的芯片制造商转向多内核SoC设计，以解决功耗问题。每一个内核的运行速度会更慢，但是，如果内核得到有效的使用，性能就不会下降。但那是大前提。

    “下一个巨大障碍是可编程，”Nadamuni表示，“可编程是对多内核平台进行编程所必不可少的能力。”她指出，并行编程非常适合于超级计算机应用，但是，对于数据密集型嵌入式应用却不适用。她强调，更为困难的是对异步运行的不同种类系统进行编程。

    Nadamuni谴责“隧道版本”EDA工具，其中硬件和软件工程师分别侧重于解决他们自己那部分设计问题。“你们设计的是销往最终客户的产品，而不是卖晶体管，”她说，“如果工程师仅仅侧重于某一方面的问题而忽视了其它部分的问题，那么，这种产品根本不可能工作。”

    你拥有一流的算法、一次就合格的流片及独有的IP，但是，如果没有软件，该产品将“一无是处”。