莱迪思半导体公司日前公布了其第二代EConomy Plus现场可编程门阵列(
FPGA)器件，Lattice
ECP2系列。用了富士通90纳米CMOS工艺和300毫米硅片，在大批量的情况下，此系列使得
FPGA价格降到每1000查找表(LUT)低于0.50美元。与130纳米LatticeECP
FPGA相比，新的系列逻辑密度增加到70K LUT，18x18乘法器的数目增加到88，I/O性能提高了50%，还增强了配置能力。此款FPGA首次增加的性能包括预置的400Mbps DDR2接口支持，配置位流加密和双重配置支持。 今天与莱迪思的低成本Lattice
ECP2器件同时公布的还有高端FPGA LatticeSC系统芯片，该器件采用了相同的工艺。
通过开发，优化的Lattice
ECP2器件向设计者提供对大批量应用所要求的特性和成本结构。主要特点如下：
优化的逻辑和布线结构 优化的逻辑块和布线适合诸如分布式存储器(占LUT的12.5%)和寄存器(占LUT的75%)的各种典型应用，使得逻辑结构易于高性能逻辑的实现。
预制的840Mbps并行I/O DDR存储器的出现和其它相同的标准使许多设计者面临在FPGA中实现高性能并行I/O接口的挑战。过去设计者为了满足这种需要不得不使用高成本的FPGA解决方案。ECP2器件提供DDR mux/de-mux、精确时延和变速逻辑单元。这些特性结合在一起可实现预制的DDR2(400Mbps)和其它运行在840Mbps源同步接口的应用，诸如SPI4.2和ADC/DAC接口。
完整特点的sysDSP块 为了支持低成本DSP应用，ECP2器件嵌入了sysDSP块，能够实现乘、累加、求和和流水线功能。器件可以实现高达28,600每秒百万次乘累加(MMAC)的DSP功能，价格为每MMAC低于0.001美元。
易于逻辑更新
为了提供修正错误、对应标准的改变和支持新的性能和服务，以及不断增长的FPGA设计，这些设计要求能在现场更新FPGA逻辑，LatticeECP2提供双重引导支持和透明的现场重构(TransFR)I/O以简化现场更新。器件还支持业界串行外设接口(SPI)PROM，(SPI)PROM中可以存储两种或更多的配置。新的配置载入FPGA时， TransFR I/O功能使设计者能够控制I/O状态，大大改进了重构期间三态I/O的常规方法。
增强设计安全的位流加密 增加了防止非法复制的考虑，LatticeECP2器件有片上非易失密钥存储器和解密电路，能用唯一的用户密钥对128位AES加密位流解密。首次引进了位流加密到低成本FPGA的这样一个概念，再次减少了许多设计中需要较高成本的FPGA。
LatticeECP2提供两种型号，标准的LatticeECP2和在2006年稍后公布的存储器增强型。LatticeEC
-P2M器件的密度将增加到100K LUTS，增强的存储容量超过5百万位RAM。LatticeECP2系列加上Lattic
-eECP2M系列，总共有6个密度从6K到70K LUT的器件。LatticeECP2器件通过sysMEM嵌入式RAM块(EBR)提供55K和1M位之间的嵌入式存储器。12到88个18x18乘法器，95到628个I/O引脚。此外，每个器件提供两个时延锁相环(DLL)和2到6个锁相环(PLL)用于定时控制。器件有各种低成本的
TQFP, PQFP和小间距BGA(fpBGA)封装，电源电压最低为1.2伏。
最新的采用Service
Pack 2的5.1版本ispLEVER软件支持LatticeECP2器件。ispLEVER软件设计工具为设计者提供一个软件包，支持所有的Lattice数字器件，包括Mentor Graphics 和Synplicity综合器支持。
首个LatticeECP2系列器件ECP2-50样片将在2006年第一季度获取。LatticeECP2-50提供484和672球型fpBGA封装选择。Lattice计划在2006年公布整个LatticeECP2系列。在2007年交付的ECP2-50价格为100,000片的量，单价23.95美元。
