意法半导体(ST)与新思科技(Synopsys)日前宣布，将合作展开串行ATA(SATA)互操作性测试。具体而言，将采用ST的90nm MIPHY(多接口PHY)物理层接口宏单元和新思的DesignWare SATA主机控制器IP核。该互操作性测试据称能为在系统级芯片(SoC)设计内集成SATA功能的设计师降低集成风险，并缩短上市时间。  

    双方针对SATA的联合解决方案完全兼容当前的SATA集成规范修订2.5，包括支持最新的特性，如本地指令排序(NCQ)和3Gbps操作速度。MIPHY测试芯片已经能工作于6Gbps，为SATA和SAS标准的下一次演变作了准备。  

    DesignWare内核SATA主机控制器是高质量、已经过硅验证的IP内核，设计面向容易的SoC集成。该IP为主机接口采用流行的AHB标准和易配置的PHY/链接接口，以支持许多工业物理层接口。新思提供一组参数，使系统内不同需求的IP集成成为可能。通过使用这些参数，设计师能够优化门数量，并减少集成时间。