＋ＶＡ（２脚）：＋５Ｖ模拟电源；

ＣＡＰ（３脚）：基准去耦电容接入端；

ＣＡＰ（４脚）：失调去耦电容端；

ＢＰＯ（５脚）：双极性偏置电流输出端口，典型偏置电流输出为＋２ｍＡ；

ＩＯＵＴ（６脚）：ＤＡＣ电流输出；

ＡＣＯＭ（７脚）：模拟公共端；

ＲＦ１（９脚）： 反馈接入端；

ＲＦ２（１０脚）： 该脚与９脚之间在芯片内部接有１．５ｋΩ反馈电阻以用于外部反馈；

－ＶＤ（１１脚）：－５Ｖ数字电源；

ＤＣＯＭ（１２脚）：数字公共端；

＋ＶＤ（１３脚）：＋５Ｖ数字电源；

ＣＬＫ（１８脚）：ＤＡＣ数据时钟输入；

ＬＥ（２０脚）：ＤＡＣ数据锁存允许；

ＤＡＴＡ（２１脚）：ＤＡＣ数据输出；

ＵＢ２ Ａｄｊ（２３脚）：选择高ＤＡＣ位２调整（－４．２９Ｖ）；

ＬＢ２ Ａｄｊ（２４脚）：选择低ＤＡＣ位２调整（－４．２９Ｖ）；

ＶＰＯＴ（２５脚）： 位调整基准电压抽头（－３．２５Ｖ）；

－ＶＡ（２８脚）：－５Ｖ模拟电源；

ＮＣ（其它）：空脚。

３　工作原理

３．１ 双ＤＡＣ共线结构

ＰＣＭ６３Ｐ采用的是新型设计。它把传统ＤＡＣ的优点（良好的满量程性能、高信噪比和使用方便）和优秀的低电平性能结合起来。其内部的两个ＤＡＣ以互补的方式组合起来，可以产生良好的线性输出。这两个ＤＡＣ共享基准源和Ｒ——２Ｒ阶梯网络，从而保证了在所有条件下的完全跟踪。它们通过交换ＤＡＣ的个别位和激光校准的精密电阻来使ＤＡＣ之间达到高精度匹配。